Bcd器件及其制造方法
【技术领域】
[0001] 本发明设及BCD技术，尤其设及一种BCD器件及其制造方法。
【背景技术】
[0002] BCD度ipolar-CMOS-DMO巧技术是一种单片集成工艺技术。运种技术能够在同一忍 片上制作二极管度ipolar)、互补金属氧化物半导体场效应管（CM0巧和双扩散金属氧化物 半导体场效应管值MO巧器件，因此简称为BCD技术。
[0003] 高压BCD技术通常指的是器件耐压在IOOV W上的BCD技术。高压BCD技术目前 广泛应用在AC-DC电源、L邸驱动器等领域，一般要求器件耐压达到500V到800V不等。
[0004] 现有技术中，BCD器件中往往集成有高压器件和低压器件，例如，高压器件可W是 LDMOS器件、高压JFET器件等，低压器件可W是低压MOS器件等。通常，高压器件的全部或 部分组成结构形成在高压阱中，而低压器件的全部或部分组成结构则形成在低压阱中，高 压阱往往具有更大的深度。其中，低压阱和高压阱需要分别采用不同的光刻工艺来形成，导 致光刻成本较高，而且效率较低。
【发明内容】
阳〇化]本发明要解决的技术问题是提供一种BCD器件及其制造方法，能够减少光刻工艺 的次数，有利于降低成本，提高效率。
[0006] 为解决上述技术问题，本发明提供了一种BCD器件，包括：
[0007] 半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件区用 于形成高压器件，所述低压器件区用于形成低压器件；
[0008] 多个N型渗杂的高压阱，分布于所述高压器件区和低压器件区内；
[0009] 其中，所述高压器件的至少部分组成结构形成于所述高压器件区中的高压阱内， 至少部分低压器件形成于所述低压器件区中的高压阱内。
[0010] 根据本发明的一个实施例，所述高压阱为线性变渗杂结构，所述高压阱内不同的 部分具有不同的渗杂浓度。
[0011] 根据本发明的一个实施例，在所述高压器件区，所述高压器件包括高压N-LDMOS 器件、高压P-LDMOS器件、高压JFET器件、场氧HVMOS器件和栅氧HVMOS器件中的一个或多 个；在所述低压器件区，所述低压器件包括低压NMOS器件、低压PMOS器件、纵向NPN =极 管、横向PNP S极管、衬底PNP S极管中的一个或多个。
[0012] 根据本发明的一个实施例，所述高压N-LDMOS器件包括：
[0013] 所述高压器件区内的高压阱；
[0014] 场氧层，位于所述高压阱的表面上；
[0015]P型渗杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底 内；
[0016] 栅极结构，位于所述高压器件区内的半导体衬底上，从所述低压阱延伸至覆盖部 分场氧层；
[0017] 源极欧姆接触区，位于所述低压阱内；
[0018] 漏极欧姆接触区，位于所述高压阱内。
[0019] 根据本发明的一个实施例，所述高压N-LDMOS器件还包括：
[0020] P型渗杂的第一埋层，位于所述高压阱内；
[0021] P型渗杂的第二埋层，位于所述低压阱下的半导体衬底内。
[0022] 根据本发明的一个实施例，所述高压P-LDMOS器件包括：
[0023] 所述高压器件区内的高压阱，至少包括并列的第一高压阱和第二高压阱；
[0024] 场氧层，位于所述第一高压阱的表面上；
[00巧]P型渗杂的低压阱，位于所述第一高压阱内；
[00%] 栅极结构，位于所述高压器件区内的半导体衬底上，从所述第二高压阱延伸至覆 盖部分场氧层；
[0027] 源极欧姆接触区，位于所述第二高压阱内；
[0028] 漏极欧姆接触区，位于所述低压阱内。
[0029] 根据本发明的一个实施例，所述高压P-LDMOS器件还包括：P型渗杂的第一埋层， 位于所述第一高压阱内并与所述低压阱的底部相接。
[0030] 根据本发明的一个实施例，所述高压JFET器件包括：
[0031] 所述高压器件区内的高压阱，分别记为第一高压阱和第二高压阱；
[0032] 场氧层，位于所述第一高压阱的表面上；
[0033]P型渗杂的低压阱，位于所述第二高压阱内；
[0034] 栅极结构，位于所述高压器件区内的半导体衬底上，从所述低压阱延伸至覆盖部 分场氧层；
[0035] 源极欧姆接触区，位于所述低压阱内；
[0036] 漏极欧姆接触区，位于所述第一高压阱内。
[0037] 根据本发明的一个实施例，所述高压JFET器件还包括：
[0038]P型渗杂的第一埋层，位于所述第一高压阱内；
[0039]P型渗杂的第二埋层，位于所述低压阱下的第二高压阱内并与所述低压阱的底部 相接。
[0040] 根据本发明的一个实施例，所述场氧HVMOS器件包括：
[0041] 所述高压器件区内的高压阱；
[0042] 场氧层，位于所述高压阱的表面上；
[0043]P型渗杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底 内；
[0044] 栅极结构，位于所述高压器件区中的半导体衬底上，从所述低压阱延伸至覆盖部 分场氧层；
[0045] 源极欧姆接触区，位于所述低压阱内；
[0046] 漏极欧姆接触区，位于所述高压阱内。
[0047] 根据本发明的一个实施例，所述栅氧HVMOS器件包括：
[0048] 所述高压器件区内的高压阱；
[0049] P型渗杂的低压阱，与所述高压阱并列地位于所述高压器件区中的半导体衬底 内；
[0050] 栅极结构，位于所述高压器件区中的半导体衬底上，从所述低压阱延伸至覆盖部 分高压阱；
[0051] 源极欧姆接触区，位于所述低压阱内；
[0052] 漏极欧姆接触区，位于所述高压阱内。
[0053] 根据本发明的一个实施例，所述低压PMOS器件包括：
[0054] 所述低压器件区内的高压阱；
[0055] 栅极结构，位于所述高压阱的表面上；
[0056] P型渗杂的源极欧姆接触区和漏极欧姆接触区，分别位于所述栅极结构两侧的高 压阱内。
[0057] 根据本发明的一个实施例，所述低压NMOS器件包括：
[0058] P型渗杂的低压阱，位于所述低压器件区中的半导体衬底内；
[0059] 栅极结构，位于所述低压阱的表面上；
[0060] N型渗杂的源极欧姆接触区和漏极欧姆接触区，分别位于所述栅极结构两侧的低 压阱内。
[0061] 根据本发明的一个实施例，所述纵向NPNS极管包括：
[0062] 所述低压器件区中的高压阱；
[0063] P型渗杂的低压阱，位于所述高压阱内，所述低压阱作为基区；
[0064] 多个欧姆接触区，分布于所述低压阱和高压阱内。 阳0化]根据本发明的一个实施例，所述横向PNPS极管包括：
[0066] 所述低压器件区中的高压阱，所述高压阱作为基区；
[0067] P型渗杂的多个低压阱，并列地位于所述高压阱内；
[0068] 多个欧姆接触区，分布于所述低压阱和高压阱内。
[0069] 根据本发明的一个实施例，所述衬底PNPS极管包括：
[0070] 所述低压器件区中的高压阱，所述高压阱作为基区；
[0071] 多个欧姆接触区，分布于所述高压阱内W及所述高压阱两侧的半导体衬底内。
[0072] 根据本发明的一个实施例，所述高压阱W外的低压器件区内也形成有低压器件。
[0073] 根据本发明的一个实施例，所述高压阱W外的低压器件为电阻，所述电阻包括：
[0074] P型渗杂的低压阱，位于所述低压器件区中的半导体衬底内；
[00巧]至少两个P型渗杂的欧姆接触区，位于所述低压阱内。
[0076] 根据本发明的一个实施例，所述高压阱W外的低压器件为电容，所述电容包括：
[0077]P型渗杂的低压阱，位于所述低压器件区中的半导体衬底内；
[007引栅极结构，位于所述低压阱的表面上；
[0079] 欧姆接触区，位于所述低压阱内。
[0080] 根据本发明的一个实施例，位于所述高压器件区中的高压阱与位于所述低压器件 区中的高压阱使用同一光刻和离子注入工艺形成。
[0081] 为解决上述技术问题，本发明还提供了一种BCD器件的制造方法，包括：
[0082] 提供半导体衬底，所述半导体衬底包括高压器件区和低压器件区，所述高压器件 区用于形成高压器件，所述低压器件区用于形成低压器件；
[0083] 在所述半导体衬底内形成多个N型渗杂的高压阱，所述多个高压阱分布于所述高 压器件区和低压器件区；
[0084] 在所述高压器件区中形成高压器件，在所述低压器件区中形成低压器件，其中，所 述高压器件的至少部分组成结构位于所述高压器件区中的高压阱内，至少部分低压器件位 于所述低压器件区中的高压阱内。
[00化]根据本发明的一个实施例，采用同一光刻和离子注入工艺形成所述高压器件区和 低压器件区中的高压阱。
[0086] 根据本发明的一个实施例，所述离子注入工艺使用的注入能量为160陆VW上。
[0087] 根据本发明的一个实施例，所述离子注入工艺