Cmos电子器件与光子器件的垂直集成的制作方法
【专利说明】CMOS电子器件与光子器件的垂直集成
[0001]本申请是名为“CMOS电子器件与光子器件的垂直集成”、申请号为201380005678.2之中国专利申请的分案申请，申请201380005678.2是根据专利合作条约于2013年1月18日提交的国际申请(PCT/US2013/022244)进入中国国家阶段的国家申请。
[0002]相关申请的交叉引用
[0003]本申请要求2012年1月18日提交的题为“Vertical Integrat1n of CMOSElectronics with Photonic Devices”的美国临时专利申请第61/588080号的优先权，将其全部公开内容通过引用并入本文用于所有目的。
技术领域
[0004]本申请涉及CMOS电子器件与光子器件的垂直集成。具体而言，其涉及一种制造复合半导体结构的方法以及一种复合半导体器件。
【背景技术】
[0005]通常在硅集成电路上部署先进的电子功能例如光子器件偏置控制、调制、放大、数据序列化或反序列化、成帧、路由及其他功能。其关键原因是存在用于硅集成电路的设计和制造的全球基础设施，该全球基础设施能够以市场可接受的成本制造具有非常先进的功能和性能的器件。硅由于其间接能带隙而尚未用于光发射或光放大。该缺点妨碍了在硅上制造单片集成的光电子集成电路。
[0006]化合物半导体例如磷化铟、砷化镓以及相关的三元和四元材料由于其直接能带隙而对光通信、特别是发光器件和光电二极管极为重要。同时，由于在这些材料中制造器件和电路的成本高得多，所以在这些材料上集成先进的电功能限于小生境(niche)、高性能应用。
[0007]因而，本领域中存在改进涉及复合集成硅器件和化合物半导体器件的方法和系统的需要。
【发明内容】
[0008]本发明的实施方案涉及用于半导体晶片(也称为衬底)的模板辅助接合的方法和系统。更具体地，本发明的实施方案涉及用于将光子器件在晶片尺度上接合到包括CMOS器件的S0I晶片的方法和设备。本发明的实施方案与该实施例相比具有更广的适用性并且还包括在硅上异质生长半导体材料或集成用于高速器件的第II1-V族材料的应用。
[0009]根据本发明的一个实施方案，提供了能够在硅光子器件中进行晶片尺度上的处理的方法。作为实施例，根据本发明的实施方案，提供了一种制造复合半导体结构的方法。该方法包括:提供包括多个硅基器件的S0I衬底；提供包括多个光子器件或其他器件例如高速晶体管的化合物半导体衬底；以及切割或以另外方式形成化合物半导体衬底以提供多个光子管芯。每个管芯均包括多个光子器件或电子器件中的一个或更多个。该方法还包括:提供可以已经包括多个硅基器件例如CMOS器件的组装衬底；将多个化合物半导体管芯安装在组装衬底的预定部分上；将SOI衬底与组装衬底对齐；将SOI衬底与组装衬底结合以形成复合衬底结构；以及从复合衬底结构去除组装衬底的至少一部分。
[0010]使硅基器件包括在组装晶片内提供了若干个优点。例如，在SOI衬底上制造与使用组装晶片集成的化合物半导体兼容的硅基器件所需的处理可以不与集成工艺所需的其他硅基器件例如CMOS器件兼容。在组装晶片中包括硅基器件使得能够将需要不兼容处理技术的大范围的硅器件技术进行集成。作为实施例，在具体实施方案中，SOI晶片可以包括要求130纳米CMOS工艺的硅器件，同时组装晶片包括要求65纳米CMOS工艺的硅器件。因为这两个工艺通常不能在相同晶片上执行，所以模板辅助接合使得以65纳米工艺制造的更小、更快的器件能够与除化合物半导体器件之外的较大的130纳米器件集成。
[0011]根据本发明的另一实施方案，提供了一种在硅基衬底上生长化合物半导体结构的方法。该方法包括:提供具有接合表面的SOI基底晶片；提供籽晶晶片；以及切割籽晶晶片以提供多个籽晶管芯。该方法还包括:提供模板晶片；将多个籽晶管芯安装在模板晶片上；以及将模板晶片接合到SOI基底晶片。多个籽晶管芯结合到SOI基底晶片的接合表面。该方法还包括:去除模板晶片的至少一部分；露出多个籽晶管芯的表面的至少一部分；以及在露出的籽晶管芯上生长化合物半导体结构。
[0012]根据本发明的一个实施方案，提供了一种制造复合半导体结构的方法。该方法包括:提供包括多个硅基器件的SOI衬底；提供包括多个光子器件的化合物半导体衬底；以及切割化合物半导体衬底以提供多个光子管芯。每个管芯均包括多个光子器件中的一个或更多个。该方法还包括:提供具有基层的组装衬底和包括多个CMOS器件的器件层；将多个光子管芯安装在组装衬底的预定部分上；以及将SOI衬底与组装衬底对齐。该方法还包括将SOI衬底与组装衬底结合以形成复合衬底结构以及从复合衬底结构至少去除组装衬底的基层。
[0013]根据本发明的另一实施方案，提供了一种在硅基衬底上生长化合物半导体结构的方法。该方法包括:提供具有接合表面的SOI基底晶片；提供籽晶晶片；以及切割籽晶晶片以提供多个籽晶管芯。该方法还包括:提供包括多个CMOS器件的模板晶片；将多个籽晶管芯安装在模板晶片上；以及将模板晶片接合到SOI基底晶片。多个籽晶管芯结合到SOI基底晶片的接合表面。该方法还包括:去除模板晶片的至少一部分；露出多个籽晶管芯的表面的至少一部分；以及在露出的籽晶管芯上生长化合物半导体结构。
[0014]使用优于常规技术的本发明实现了许多益处。例如，在根据本发明的一个实施方案中，模板晶片的使用使得较昂贵的第πι-v族材料能够节省地用在例如仅需要实现特定器件功能的地方。因而，本文所述的实施方案通过使所需的第II1-V族或其他材料的量最小化改进了成品的成本结构。另外，根据一些实施方案可以通过在模板晶片中的在用来产生分离平面的退火工艺之后保留的图案化区域中路由光学信号来在光子学集成电路中形成多层次的光学互连。本文所述的附接和分离工艺可以使用一次或多次。
[0015]在一个特定的实施方案中，采用多个接合工艺并且形成使结晶硅与穿插的第II1-V族、第I1-VI族或其他材料的平面交替的三维结构。本发明的实施方案所提供的又一益处为与硅基底晶片的对齐是基于晶片尺度进行。另外，可以在晶片接合工艺之后对第II1-V族或其他材料进行有源条形或区域的限定，显著放宽了对准公差。
[0016]根据实施方案，可以存在这些益处中的一个或更多个。贯穿本说明书以及下面更具体地描述了这些益处和其他益处。参照下面的【具体实施方式】和附图可以更全面地理解本发明的各种附加目的、特征和优点。
【附图说明】
[0017]图1为根据本发明的实施方案的集成光电子器件的简化示意图；
[0018]图2为示出根据本发明的实施方案的制造集成光电子器件的方法的简化流程图；
[0019]图3A为根据本发明的实施方案的经处理的SOI衬底的简化平面图；
[0020]图3B为根据本发明的实施方案的经处理的第II1-V族衬底和对所述经处理的第II1-V族衬底进行切割的简化透视图；
[0021]图3C为根据本发明的实施方案的包括多个第II1-V族管芯的组装衬底的简化平面图；
[0022]图3D为示出根据本发明的实施方案的对经处理的SOI衬底和包括多个第II1-V族管芯的组装衬底进行结合的简化分解透视图；
[0023]图3E为从图3D中所示的接合的衬底结构将组装衬底中的一部分去除的简化透视图；
[0024]图4为示出根据本发明的实施方案的在晶片接合、组装衬底分离以及抛光之后的复合衬底结构中的一部分的简化示意图；
[0025]图5为根据本发明的实施方案的具有集成光电子器件的衬底的简化平面图；
[0026]图6为示出根据本发明的另一实施方案的制造集成光电子器件的方法的简化流程图；
[0027]图7A为示出根据本发明的实施方案的器件限定期间的复合衬底结构中的一部分的简化示意图；
[0028]图7B为示出根据本发明的实施方案的处理之后的复合衬底结构的一部分的简化示意图；
[0029]图7C为根据本发明的实施方案的多层结构的简化示意图；
[0030]图8为示出根据本发明的实施方案的执行异质外延生长的方法的简化流程图；
[0031]图9A至图9E为根据本发明的实施方案的在各个制造阶段的复合衬底结构的一部分的简化示意图；
[0032]图10为根据本发明的实施方案制造的多层结构的简化示意图；
[0033]图11A至图11C为示出根据本发明的实施方案的利用模板辅助接合工艺垂直集成CMOS器件的过程的简化示意图；
[0034]图12为示出根据本发明的实施方案的利用模板辅助接合工艺垂直集成CMOS器件的方法的简化流程图；
[0035]图13为示出根据本发明的实施方案的制造复合半导体结构的方法的简单流程图；以及
[0036]图14为示出根据本发明的实施方案的在硅基衬底上生长化合物半导体结构的方法的简化流程图。
【具体实施方式】
[0037]根据本发明，提供了一种涉及半导体晶片的模板辅助接合的方法和系统。仅通过示例的方式，本发明已经应用于利用组装衬底(也称为模板晶片/衬底)将第πι-v族管芯(或用于更复杂电路的器件设计)接合到晶片水平的衬底的方法。该方法和设备可以应用于各种半导体处理应用，包括使硅器件与化合物半导体器件进行光电集成，以及使高速电子功能元件(funct1ns)与化合物半导体器件进行硅电路集成的晶片尺度上处理。
[0038]发明人已经确定如果能够在不牺牲性能的情况下相对于分立的方案减少成本和功率则将增强硅光子器件的商业意义。根据本发明的实施方案，性能对等通过作为晶片尺度处理的将第πι-v族材料集成到硅光子晶片上来实现。如贯穿本说明书更完整地描述的，模板辅助接合提供了一种适合批次处理(由盒到盒的)的将第πι-v族材料与硅或绝缘体上硅复合集成的晶片尺度处理的范式。
[0039]在未限制本发明的实施方案的情况下，以下限定用于限定本文中所描述的工艺和结构:
[0040]复合接合:一种使用金属至金属、金属界面层辅助、和/或直接半导体接合的组合来实现这些技术中的每种技术的期望特性的组合的晶片接合工艺。这些技术所提供的益处非限制性地包括:金属至金属接合的强度；金属界面层辅助的调节热膨胀系数失配和表面粗糙度的能力；以及直接半导体接合的光的透过性。
[0041]复合的绝缘体上半导体(C-SOI): —种在绝缘体上硅衬底上组合晶片接合的第II1-V族材料以产生第II1-V族、硅和可能的其他材料的复合的硅光子晶片。得到的堆叠体称为复合的绝缘体上半导体晶片或C-SOI晶片或衬底。
[0042]模板辅助接合:通过制造模板的中间步骤在晶片尺度水平将片进行晶片接合。如贯穿本说明书所描述的，在实施方案中，采用了一种中间载体(也称为组装衬底)，例如制备成包括用于使模板上的材料与载体衬底更干净地分离的注入区的载体。