晶片而是在具有不同晶格常数的普通晶片上生长外延材料。在其他实施方案中，安装在组装晶片上的第II1-V族材料形成籽晶的层，该籽晶的层用于在下面的高温CMOS处理步骤中在SOI晶片上外延生长第II1-V族材料。本领域的普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
[0080]参照图8，方法800包括将籽晶材料晶片研磨至均匀厚度(810)。在一些实施方案中，接收的籽晶材料晶片厚度均匀并且省略步骤810。也可以在将籽晶材料安装到组装晶片(822)之后将籽晶材料研磨或抛光至均匀厚度。对籽晶材料晶片进行切割(812)以提供多个籽晶材料管芯。在各种实施方案中，籽晶材料为第II1-V族材料、第I1-VI族材料、磁性材料、非线性光学材料等。制备组装晶片并且在组装晶片的器件层中制造一个或更多个CMOS 器件(820)。
[0081]将籽晶材料管芯安装到组装晶片(822)。在制备组装晶片期间(820)，氧化、注入和图案化步骤可以全部使用或者可以使用一部分，作为CMOS器件元件制造步骤的一部分或附加到CMOS器件元件制造步骤。例如，根据整体3-D层堆叠体的具体结构，可以取消任意步骤或所有步骤。在组装晶片上制造CMOS器件能够将在工艺822中安装的籽晶材料与各种CMOS器件集成。
[0082]对SOI基底晶片进行处理直到(但不贯穿)金属沉积工艺(830)并且为晶片接合准备S0I基底晶片(832)。在所示的实施方案中，处理S0I基底晶片直到金属沉积工艺，但这不是本发明的实施方案所必需的。在其他实施方案中，在继续金属沉积工艺的步骤之前停止S0I处理并且在外延生长之后(例如，在步骤850时)随后执行金属沉积工艺之前的这些步骤。本领域的普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
[0083]将组装晶片与S0I基底晶片对齐(840)并且执彳丁晶片接合以将晶片结合到一起(842)。图9A示出在晶片接合之前具有与S0I晶片对齐的附接的第II1-V族籽晶管芯的经注入的组装晶片。如下面更全面地描述的，图9A至图9E中所示的实施方案在选择性外延生长工艺中采用第II1-V族籽晶。作为实施例，不是接合包含各种外延层的InP结构，而是将一组InP籽晶接合到组装衬底，所述组装衬底随后接合到S0I衬底。制作开口以露出InP籽晶，并且执行选择性外延以限定器件区(例如，第一区中的增益材料、另一区中的探测器、第三区中的MZM器件等)，从而提供了在重叠在硅器件上的选择区域上选择性生长第II1-V族材料的一般性方法。可以使用混合的籽晶材料，例如InP和GaAs、第II1-V族材料和第I1-VI族材料等。
[0084]图9B示出在执行CMP工艺以平面化籽晶管芯的表面和组装晶片的器件层之后注入的组装晶片。两个晶片的晶片接合示出在图9C中。在采用注入工艺的实施方案中，组装晶片在大约注入剂量峰值处分开以形成器件层和基层。在其他实施方案中，对组装晶片进行抛光以去除组装晶片的一部分。在图9D所示的实施方案中，使用CMP工艺以去除分开平面处的表面粗糙度。去除基层并且在图9D中未示出。在将经处理的器件附接到组装晶片的一些实施方案中，控制第II1-V族籽晶的厚度公差(例如，通过抛光工艺)以提供S0I衬底和第II1-V族籽晶管芯上的接合位点之间的均匀接合。除CMP工艺之外，干法或湿法化学蚀刻工艺可以用来在第II1-V族籽晶上方打开孔洞以提供用于穿过孔洞进行外延生长的区域。
[0085]打开用于在籽晶材料管芯上进行生长的通道区域(848)并且如图9E所示使用选择性外延来生长外延结构。可以通过湿法或干法蚀刻、CMP等进入籽晶材料。因而，尽管在工艺的该阶段籽晶材料管芯安装在S0I晶片上，但是可以执行具有不同于硅的晶格常数的材料的外延生长以形成与籽晶材料管芯晶格匹配的外延材料。因而，本发明的实施方案提供了异质生长(硅衬底(例如，S0I衬底)上第II1-V族材料)。
[0086]在生长与籽晶材料晶格匹配的外延结构之后，可以执行CMOS处理的剩余步骤以及对籽晶材料(例如，第II1-V族材料)的处理，包括在步骤830中未执行的金属沉积步骤。在实施方案的工艺中(在该实施方案中执行在多个不同籽晶材料上的生长(例如，GaAs和InP两者))，可以在不同的点进入不同的籽晶材料。可以执行对衬底的预定部分进行掩蔽以进入这些不同的籽晶材料。
[0087]根据本文中所述的方法和系统对不同籽晶材料的适用性，应该注意的是本发明的实施方案由此用于高速第II1-V族器件或电路集成到硅晶片上的应用，并且本发明的实施方案不限于结合到硅衬底的光子元件。作为另一实施例，本发明的实施方案用于制造可以与长程光学器件组合的短距离光学互连(例如，核至核、芯片至芯片等)。其他实施例可以将包括用于电路的高速晶体管(例如功率放大器)与形成在CMOS中的其他电路以用于无线通信应用。
[0088]可以重复图8中所示的各个步骤以形成如关于图6所讨论的多层次结构。应该理解的是，图8中所示的特定步骤提供了一种根据本发明的实施方案的执行异质外延生长的具体方法。也可以执行根据替代方案的其他的步骤次序。例如，本发明的替代方案可以以不同顺序执行上述步骤。此外，图8中所示的单个步骤可以包括多个子步骤，这些多个子步骤可以以适合于该单个步骤的各种次序执行。此外，根据具体应用可以添加或去除另外的步骤。本领域的普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
[0089]采用参照图8和图9A至图9E所示的方法，将籽晶附接到组装衬底并且然后使用直接晶片接合、金属辅助接合等接合到硅或SOI衬底。一些实施方案采用金属辅助接合，原因是金属层将有助于调节具有不同TCE的材料之间的应力。籽晶材料可以为与硅集成的非硅晶体材料，例如InP、GaAs、其他第II1-V族、第I1-VI族或其他合适的籽晶材料。在替代方案中，不使用组装衬底并且在具有不同晶格常数的衬底上形成外延结构。如所示的，可以通过湿法或干法蚀刻、CMP等进入籽晶材料。
[0090]如果期望在多个不同籽晶材料(例如，GaAs和InP两者或第I1-VI族)上进行生长，则可以在工艺中的不同点处提供和/或进入不同的籽晶。多个籽晶材料的使用对于高速第II1-V族器件或电路集成到硅结构上的应用是有用的。因而，本发明的实施方案不限于光学互连应用。作为另一实施例，该工艺将适用于短距离光学互连(例如，核至核、芯片至芯片)与长程光学器件的组合。
[0091]图10为根据本发明的实施方案制造的多层结构的简化示意图。在图10中所示实施方案中，将包括CMOS器件的SOI衬底设置为包括SOI基底晶片1024、埋置氧化物(BOX)层1022、硅层1020以及CMOS电路系统。将硅器件层1018结合到SOI衬底并且在与硅器件层1018集成的籽晶上生长外延层1016。示出了在器件层1018的平面上的平面化材料。
[0092]随后的器件层和外延层示出为组成多层结构。这些层通过重复具有带有籽晶材料、外延材料等的附加模板的模板辅助接合工艺来形成。例如，可以依次接合具有籽晶材料1014和1012的模板晶片。模板晶片中蚀刻的开口提供了用于外延结构的选择区域生长的通道。也可以在层之间和层内形成过孔和互连。也可以在堆叠体中的模板晶片上形成附加的电子器件或电路。
[0093]因而，多层结构使用本文中所述的籽晶方法制造。如图10所示，当逐层建立结构时，在与各种组装晶片分离的硅器件层中制造电子器件(例如，CMOS电路)的多个层次。尽管示出了硅上的第II1-V族的生长，但是其他实施方案采用其他材料系统例如蓝宝石上GaN以及其他晶格失配结构。在实施方案中，最终第II1-V族外延材料的生长在SOI晶片上的籽晶区上执行。本领域的普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
[0094]图1lA至图1lC为示出根据本发明的实施方案的利用模板辅助接合工艺垂直集成CMOS器件的工艺的简化示意图。如图1lA至图1lC所示，垂直集成CMOS器件的方法采用本文中所述的模板辅助接合法，其中CMOS器件形成在组装晶片的器件层中。因而，本发明的实施方案将模板辅助接合法扩展为包括使用组装衬底或晶片经由接合对第II1-V族器件进行集成，但是组装晶片已经集成有CMOS器件。如本文中所述，CMOS器件通过其中组装衬底或晶片采用与CMOS工艺相关联的工艺进行处理的工艺来集成到组装衬底中。在CMOS工艺中的预定阶段处，停止处理并且将第II1-V族器件接合到完全或部分处理的包括CMOS器件的组装衬底。参照图11A，处理包括基层1110的硅基衬底(即，组装衬底1100)以在器件层1112中形成多个CMOS器件。因而，根据本发明的实施方案，除了在SOI衬底上实现的CMOS器件之外，除在SOI衬底上实现的CMOS器件(或者代替在SOI衬底上实现的CMOS器件，或者与在SOI衬底上实现的CMOS器件组合)，可以在组装衬底上实现各种CMOS器件。应理解，CMOS器件可以在仅SOI衬底、仅组装衬底或在SOI衬底和组装衬底两者上制造。将器件集成在组装衬底上的能力能够制造在SOI衬底上不能实现的CMOS器件。本领域的普通技术人员应当认识到许多变化方案、修改方案以及替代方案。可以制造的CMOS器件的实例包括各种CMOS电路，其包括基于晶体管的器件，例如可以用于驱动与第II1-V族器件、CMOS器件等相关联的光子学元件。
[0095]参照图11A，接合到组装晶片的第II1-V族器件矩阵1120可以包括接合到CMOS器件的一部分的第II1-V族器件、布置在制造在组装衬底上的各种CMOS器件之间的第II1-V族器件、通过CMOS器件和电路驱动的第II1-V族器件，或者其组合等。如图11A所示，使用所述例如与图2中的工艺220和230相关的技术制备S0I衬底1130和组装衬底。应该注意的是，第II1-V族器件矩阵可以包括从未处理的外延材料至完成的器件的各种器件类型以及这些类型之间的范围内的器件类型。
[0096]如关于图2中的工艺230所描述的，S0I衬底可以处理成包括包含CMOS器件(未示出)的各种器件和元件。这些器件和元件可以包括光学结构、集成电路、微处理器、存储器等。在一些实施方案中，在经处理的S0I衬底(也称为器件晶片)上形成凹陷区，但这不是本发明所必需的。
[0097]参照图11B，使包括CMOS器件的S0I衬底和组装衬底与接合的第II1-V族器件矩阵对齐并接合。因而本文中所描述的模板辅助接合工艺提供了组装衬底的包括CMOS器件的器件层，其中组装衬底接合到S0I衬底。
[0098]参照图11C，可以去除组装衬底的一部分，例如模板或组装衬底(例如，基层1110或衬底的背侧)的一部分以露出组装衬底1100的器件层1112。可以采用各种材料去除技术，例如CMP工艺、蚀刻等。如图11C所示，在去除工艺之后器件层中存在CMOS器件并且与器件层以及与在S0I衬底中制造的元件垂直集成，该元件可以包括光子器件。在去除组装衬底中的期望部分之后，只要适合于具体应用，可以执行用于互连的金属化和包括CMOS处理步骤例如注入、蚀刻、沉积、平面化及其组合等其他后处