直接接触沟槽120时，绝 缘栅极双极性晶体管的导通电压的增加量可几乎为0。另外，在本实施例中，栅极电极170 不延伸至第二侧S2的基板100的上表面100A上，亦即，在第二侧S2的栅极电极170于基 板100或第一射极区/层110的上表面100A上的延伸距离为0。然而，此技术领域中的技 术人员当可理解栅极电极170亦可延伸至第二侧S2的基板100的上表面100A上，且位于 第二侧S2的第二射极区180亦可不直接接触沟槽120,此部分将于后文另一实施例详细说 明。
[0056] 此外，位于沟槽120的第一侧S1的第二射极区180与沟槽120间隔有宽度W2。此 宽度W2约为水平栅极部分130P的宽度W3减去沟槽120的宽度W4以及第二射极区180扩 散至水平栅极部分130P下方的宽度W5所得的距离。在一些实施例中，宽度W2为第一射极 区110的宽度W1的0. 05-0. 2倍。在一实施例中，若宽度W2过宽，例如宽于第一射极区110 的宽度W1的0. 2倍，则会过度降低最终形成的绝缘栅极双极性晶体管的电流密度（例如降 低超过约20%的电流密度），使最终形成的绝缘栅极双极性晶体管难以应用于实际半导体 装置中。然而，若此宽度W2过窄，例如窄于第一射极区110的宽度W1的0.05倍，则无法有 效降低最终形成的绝缘栅极双极性晶体管的电流密度（例如降低的电流密度少于约5% )， 使最终形成的绝缘栅极双极性晶体管短路电路测试（short circuit test)的特性不佳。
[0057] 接着，继续参见图5,形成层间介电层190于栅极电极170上。此层间介电层190 覆盖栅极结构130位于沟槽120外的部分的顶部及侧壁。此层间介电层190是用以将栅极 电极170与后续形成的射极电极电性绝缘。层间介电层190可为氧化硅、氮化硅、氮氧化硅、 硼磷硅玻璃（BPSG)、磷硅玻璃（PSG)、旋涂式玻璃（S0G)、或其它任何适合的介电材料、或上 述的组合。层间介电层190可通过前述的化学气相沉积法（CVD)、旋转涂布法或高密度的等 离子（high density plasma, HDP)沉积以及图案化步骤形成。
[0058] 接着，参见图6,进行一接点蚀刻步骤蚀穿层间介电层190及第二射极区180以形 成接点开口 200。此蚀刻步骤可包括反应离子刻蚀（reactive ion etch,RIE)、等离子刻蚀 或其它合适的蚀刻步骤。接着，可选择性进行一离子注入步骤以形成一第三射极区210于 第一射极区110中，此第三射极区210可为重掺杂第二导电型。本发明实施例中形成第三 射极区210的步骤并未使用额外的掩膜，因此可降低生产成本。前述实施例是以先形成沟 槽再搭配掺杂工艺以形成第三射极区210,在其它实施例中，亦可仅使用掺杂工艺，于预定 区域形成第三射极区，通过此方式形成的第三射极区的深度，将与第二射极区180的深度 相当。
[0059] 接着，参见图7,形成射极电极220。此射极电极220与第二射极区180及第三射 极区210电连接。此射极电极220又通过第三射极区210耦接至（电连接至）第一射极区 110。在一些实施例中，射极电极220形成于层间介电层190上且填入接点开口 200中。此 射极电极220可为单层或多层的金、铬、镍、钼、钛、铝、铱、铑、铜、上述的组合或其它导电性 佳的金属材料（例如铝铜合金（AlCu)、铝硅铜合金（AlSiCu))。此射极电极220可通过例 如为溅射法、电镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积工艺形成。此 外，层间介电层190设于栅极电极170与射极电极220之间，此层间介电层190可使栅极电 极170与射极电极220电性绝缘。
[0060] 接着，于射极电极220后，可选择性薄化基板100 (图式并未绘示此薄化步骤）。此 薄化后的基板100的厚度会依操作电压及元件结构而有所不同。
[0061] 如图7所示，基板100的底部为集极预定区230,而基板100中除第一射极区110、 第二射极区180、第三射极区210以及集极预定区230以外的区域是作为预定漂移区240。
[0062] 接着，于形成射极电极220后或薄化基板100之后（若有进行薄化基板100的步 骤的话），可选择性形成重掺杂缓冲层250于预定漂移区240中（亦即形成于后续的第一导 电型漂移区/层中）。此重掺杂缓冲层250具有第一导电型，且可用以进一步缩小最终形成 的绝缘栅极双极性晶体管的尺寸。此重掺杂缓冲层250可通过离子注入步骤形成。例如， 当此第一导电型为N型时，可于预定形成此重掺杂缓冲层250的区域注入磷离子或砷离子。 在另一实施例中，可在图1中的基板100的底面可预先通过热扩散（thermal diffusion) 的方式形成具有第一导电型的重掺杂缓冲层（例如图7~8的重掺杂缓冲层250)，热扩散 工艺的温度约为ll〇〇°C~1200°C。如此以来，即可使用掺杂工艺搭配热扩散工艺形成所要 的具有预定厚度的缓冲层。举例来说，可先针对一半导体基板（例如N型基板）进行掺杂 搭配热扩散的工艺，分别于半导体基板相对的两个表面延伸至半导体基板中形成缓冲层， 接着再将此半导体基板沿着与上述两个表面平行的方向对切成两个半导体基板，对切后的 基板的一面具有缓冲层，另一面则不具有缓冲层，接着即可开始在未具有缓冲层的表面进 行后续的步骤（例如图1中的步骤）。
[0063] 接着，参见图8,进行离子注入步骤注入第二导电型掺质以于集极预定区230处形 成集极区260 (亦称为集极层260)，此集极区260具有该第二导电型，且自基板100的下表 面100B延伸入基板100中。基板100未形成有第一射极区110、第二射极区180、第三射极 区210、集极区260以及重掺杂缓冲层250的部分是作为第一导电型漂移区255 (亦称为第 一导电型漂移层255)。而重掺杂缓冲层250位于此第一导电型漂移区255与集极区260之 间。应注意的是，若未形成重掺杂缓冲层250,则基板100未形成有第一射极区110、第二射 极区180、第三射极区210以及集极区260的部分270是作为第一导电型漂移区270 (亦称 为第一导电型漂移层270)。
[0064] 接着，继续参见图8,形成集极电极280以完成绝缘栅极双极性晶体管300的制作。 此集极电极280电连接集极区260。集极电极280可为单层或多层的金、铬、镍、钼、钛、铝、 铱、铑、铜、上述的组合或其它导电性佳的金属材料（例如钛镍银（TiNiAg))。此集极电极 280可通过例如为溅射法、电镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积 工艺形成。
[0065] 前述实施例是于射极区形成之后再形成集极区，但本发明并不限于此制造方式。 举例来说，可提供具有第二导电类型（例如P+)的半导体基板，此半导体基板的掺质浓度与 预定形成的绝缘栅极双极性晶体管（IGBT) 300中的集极区260的掺质浓度相符，接着在此 半导体基板上以例如外延成长的方式选择式地形成缓冲层（例如图7~8的重掺杂缓冲层 250)。接着再进一步以例如外延成长的方式形成IGBT的漂移区（例如图8的第一导电型 漂移区255)。接着再以例如图1~7的相关步骤形成IGBT的其它部份，在此实施例中，前 述以外延成长的漂移区，就相当于图1中的基板100,类似图1~7的步骤，于此漂移区中依 序形成其它部份例如第一射极区110等。
[0066] 本发明实施例的绝缘栅极双极性晶体管300包括集极电极280。集极层260,电连 接集极电极280,且具有第二导电型。第一导电型漂移层255,设于集极层260上，其中第一 导电型与第二导电型不同。第一射极层110,设于第一导电型漂移层255上，且具有第二导 电型。沟槽120 (trench)，自第一射极层110的表面100A延伸入第一导电型漂移层255中， 其中沟槽120具有相对的第一侧S1及第二侧S2。栅极电极170,填入沟槽120中且延伸于 第一射极层110的表面100A上，其中在第一侧S1及第二侧S2的栅极电极170于第一射极 层110的表面100A上的延伸距离不同。栅极介电层160,设于栅极电极170与沟槽120之 间、以及栅极电极170与第一射极层110之间。第二射极区180,设于栅极电极170两侧的 第一射极层110中，其中第二