一种鳍片刻蚀方法
【技术领域】
[0001]本发明涉及一种半导体器件制造方法，具体地，涉及一种FinFET制造方法。
技术背景
[0002]随着半导体产业的发展大尺寸、细线宽、高精度、高效率、低成本成为IC产品发展的趋势，而随着集成度的提高，芯片制造中最关键的制造工艺光刻技术也面临着愈来愈多的难题。为了降低成本，我们希望能在单位面积内集成尽可能多的晶体管，从而减小芯片面积。也就是说，如何在现有光刻工艺趋近其分辨力极限的情况下制造出密集的FIN成为FINFET继续缩小面临的问题。
[0003]受光刻设备限制，光刻尺寸传统制备FIN的方法有电子束光刻法和侧墙转移法，这些方法都会遇到光刻分辨力的极限问题，使FIN Pitch受到光刻最小尺寸的限制。
【发明内容】
[0004]本发明提供了一种鳍片刻蚀方法，突破了光刻关键尺寸限制，能够在现有工艺条件下以简单的操作增大IC芯片的集成度。具体的，该方法包括:
[0005]a.提供衬底；
[0006]b.在所述衬底上依次淀积第一牺牲层，将所述第一牺牲层进行图形化形成第一侧工回；
[0007]c.在所述衬底上形成第二牺牲层，所述第二牺牲层覆盖所述第一侧墙；
[0008]d.将步骤b中图形化时所采用的光刻板沿鳍片宽度方向平行移动，移动距离等于鳍片间距的一半；
[0009]e.以步骤d中固定的光刻板为掩膜，将所述第二牺牲层进行图形化，形成第二侧工回；
[0010]f.以上述第一、第二侧墙为掩膜对衬底进行刻蚀，形成鳍片。
[0011]其中，形成所述第一侧墙的方法包括以下步骤:
[0012]在所述衬底上形成第一隔离层；
[0013]在所述第一隔离层上形成第一材料层；
[0014]在所述第一材料层上形成第一掩膜层并进行刻蚀，将所述第一材料层图形化；
[0015]在所述第一材料层两侧形成第一侧墙；
[0016]去除所述第一材料层。
[0017]其中，形成所述第一隔离层的材料为氧化硅，其厚度为10?40nm ;形成所述第一材料层的材料为a-Si，其厚度为80?200nm ;形成所述第一掩膜层的材料为氮化硅，其厚度为20?50nm ;形成所述第一侧墙的材料为氮化硅，其高度与第一填充层的高度相等，其厚度与鳍片的厚度相同。
[0018]其中，在步骤c之前，还包括步骤g:在所述衬底上淀积氧化硅并进行化学机械抛光，形成第二隔离层，所述第二隔离层覆盖所述第一侧墙；所述第二隔离层的材料与第一隔离层相同，其表面与所述第一侧墙的距离大于20nm。
[0019]其中，所述第二侧墙的形成方法包括以下步骤:
[0020]在所述第二隔离层上形成第二材料层；
[0021]在所述第二材料层上形成第二掩膜层并进行刻蚀，将所述第二材料层图形化；
[0022]在所述第二材料层两侧形成第二侧墙；
[0023]去除所述第二材料层；
[0024]进行以第一、第二侧墙为掩膜对第二隔离层进行刻蚀，露出衬底表面。
[0025]其中，所形成所述第二材料层的材料为a-Si，其厚度为80?200nm ;所形成所述第二掩膜层的材料为氮化硅，其厚度为20?50nm ;形成所述第二侧墙的材料为氮化硅，其高度与第二填充层的高度相等，其厚度与鳍片的厚度相同。
[0026]本发明提供的鳍片制作方法，与侧墙转移法相结合，采用光刻板移位的方法进行嵌套光刻，在二次光刻时通过控制光刻板的移动距离实现二次套刻，有效的突破了光刻设备的最小光刻尺寸，在不需要改进光刻设备，或者通过其他方法提高光刻分辨率的情况下，有效的将最小光刻尺寸缩小了二分之一，使得鳍片间距在现有生产方法的基础上缩小了一倍，提高了 FIN的集成度。
【附图说明】
[0027]图1为刻蚀完成后芯片的俯视图；
[0028]图2和图3分别为图1中芯片沿X-X’方向和Y-Y’方向的剖面图；
[0029]图4?图23示意性地示出形成根据本发明的制造半导体鳍片的方法各阶段半导体结构的剖面图。
【具体实施方式】
[0030]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
[0031]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0032]本发明提供了一种鳍片刻蚀方法，突破了光刻关键尺寸限制，能够在现有工艺条件下以简单的操作增大IC芯片的集成度。具体的，该方法包括:
[0033]a.提供衬底100 ；
[0034]b.在所述衬底100上依次淀积第一牺牲层，将所述第一牺牲层进行图形化形成第一侧墙500 ；
[0035]c.在所述衬底100上形成第二牺牲层，所述第二牺牲层覆盖所述第一侧墙500 ；
[0036]d.将步骤b中图形化时所采用的光刻板沿鳍片宽度方向平行移动，移动距离等于鳍片间距的一半；
[0037]e.以步骤d中固定的光刻板为掩膜，将所述第二牺牲层进行图形化，形成第二侧墙 900 ；
[0038]f.以上述第一、第二侧墙500、900为掩膜对衬底进行刻蚀，形成鳍片110。其中，形成所述第一侧墙500的方法包括以下步骤:
[0039]在所述衬底100上形成第一隔离层200 ；
[0040]在所述第一隔离层200上形成第一材料层300 ；
[0041 ] 在所述第一材料层300上形成第一掩膜层400并进行刻蚀，将所述第一材料层300图形化；
[0042]在所述第一材料层300两侧形成第一侧墙500 ；
[0043]去除所述第一材料层300。
[0044]其中，形成所述第一隔离层200的材料为氧化硅，其厚度为10?40nm ;形成所述第一材料层300的材料为a-Si，其厚度为80?200nm ;形成所述第一掩膜层400的材料为氮化娃，其厚度为20?50nm ;形成所述第一侧墙500的材料为氮化娃,其高度与第一填充层300的高度相等，其厚度与鳍片110的厚度相同。
[0045]其中，在步骤c之前，还包括步骤g:在所述衬底100上淀积氧化硅并进行化学机械抛光，形成第二隔离层600，所述第二隔离层600覆盖所述第一侧墙500 ;所述第二隔离层600的材料与第一隔离层相同,其表面与所述第一侧墙500的距离大于20nm。
[0046]其中，所述第二侧墙900的形成方法包括以下步骤:
[0047]在所述第二隔离层600上形成第二材料层700 ；
[0048]在所述第二材料层700上形成第二掩膜层800并进行刻蚀，将所述第二材料层700图形化；
[0049]在所述第二材料层700两侧形成第二侧墙900 ；
[0050]去除所述第二材料层700 ；
[0051]进行以第一、第二侧墙500、900为掩膜对第二隔离层600进行刻蚀，露出衬底100表面。
[0052]其中，所形成所述第二材料层700的材料为a-Si，其厚度为80?200nm ;所形成所述第二掩膜层800的材料为氮化娃,其厚度为20?50nm ;形成所述第二侧墙900的材料为氮化硅，其高度与第二填充层700的高度相等，其厚度与鳍片110的厚度相同。
[0053]以下将参照附图更详细地描述本实发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0054]应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
[0055]如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
[0056]在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。例如，衬底和鳍片的半导体材料可以选自IV族半导体，如31或60，或111-￥族半导体，如6&48、11^、6&队31(:，或上述半导体材料的叠层。参见图4，使出了本发明中的第一衬底100。所述第一衬底材料为半导体材料，可以是硅，锗，砷化镓等；也可以为SOI衬底。在本实施例中，所用衬底为硅衬底。
[0057]接下来，在所述衬底100上依次淀积第一牺牲层，所述第一牺牲层由不同的材料依次淀积形成，并在所述牺牲层上进行相应的曝光、显影、刻蚀等图形化步骤，形成第一侧墙500。具体的，该过程包括以下步骤:
[0058]步骤1:如图5所示，在所述衬底100上形成第一隔离层200 ;其中，形成所述第一隔离层200的材料为氧化硅。第一隔离层的作用在于保护衬底100表面，避免在接下来的工艺中在硅衬底100表面形成缺陷和损伤。具体的，通过等离子体增强化学气相沉积在硅衬底上覆盖一层S12层；其厚度为10?40nm，在本实施例中，其厚度为25nm。
[0059]步骤2:如图6所示，在所述第一隔离层200上形成第一材料层300。第一材料层300用来隔离侧墙，控制侧墙之间的距离，也就是鳍片间距。形成所述第一材料层300的材料为a-Si，其厚度为80?200nm ;其长度等于最终需要的鳍片间距。本实施例中，采用低压化学气相