件结构。
[0027]在常规发光二极管结构中，为了实现较高的电流分布均匀性，较常采用非掺杂或浓度低于IX 1017cm—3的低掺杂氮化镓层或铝镓氮层作为插入层，改善电流分布状况，而当该插入层位于N型半导体层与发光层之间，需要采用较低生长温度，较高生长速率生长，此时M0源裂解会不充分，C杂质容易进入生长层，而C杂质在氮化镓层中起施主作用，致使该插入层呈现弱P型，从而在发光二极管元件内部出现非预期的n-p-n结，特别是当该层为单层时，其易与相邻的N型半导体层之间形成微型n-p-n结，而当该层为非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠时，所述Delta掺杂层内部亦会形成微型n-p-n结。即使反应腔室中C杂质彻底排除，但因该层较常采用低压环境生长，此时由于M0CVD反应室及管路中存在较强的Mg记忆效应，低压条件下Mg从反应室的附着物中脱附出来，进入该非掺杂或低掺杂层，则同样会因Mg的掺入呈现弱p型，亦出现前述非预期的微型n-p-n结，此非预期的微型n-p-n结在通电条件下具有微型电容充放电的过程，导致在LED点阵屏幕应用中因电流逐渐加大供电导致的延迟亮灯的状况，或在电流逐渐减小关电时出现的延迟灭灯状况，严重影响发光二极管元件的使用。
[0028]而为了满足实际生产的需求，该层又无法采用高温，低速或高压条件生长。故为了优化发光二极管元件的性能一致性，本发明利用浓度为1 X 1017?5 X 1017cm—3的η型低掺杂层与浓度为5 X 1018?5 X 102()Cm—3的η型高掺杂层交替堆叠形成阻隔层50替代常规结构中非掺杂或浓度低于IX 1017cm—3的低掺杂插入层，避免此现象的产生。因为当阻隔层中故意掺杂有高于发光二极管元件生长时的背景杂质浓度，且与非预期杂质类型相反的杂质时，即可中和非预期杂质。且本发明中阻隔层为低掺杂层51与高掺杂层52交替堆叠，相较于现有技术中非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠，本发明的阻隔层50内部及该阻隔层50与相邻N型半导体层20之间均不会形成微型n-p-n结;且同时亦不影响均匀电流密度的作用，而相对较厚的低掺杂层51其掺杂浓度亦低于相邻N型半导体层20浓度，进一步减小所述阻隔层50对均匀电流密度效果的影响。因此，本发明结构在不影响电流分布效果的前提下，避免发光二极管元件结构中出现的n-p-n结，避免发光二极管元件在工作中出现电压回转现象，提升发光二极管的性能一致性。
[0029]实施例2
参看附图2，本实施例与实施例1的区别在于，当上述插入层位于发光层30与P型半导体层40之间时，为了避免该层对发光层30的破坏，故该层采用较低生长温度，S卩700?1000°C左右，且因为该层位于发光层30之上，其生长的晶体质量差，此时较易存在N空位等晶体缺陷，此缺陷使得该插入层呈现弱η型，从而出现非预期p-n-p结，此现象亦导致实施例1所述的不利后果，故本实施例中使用P型掺杂浓度为1 X 1017?5X 1017cm—3的低掺杂层51’与浓度为5X1018-5 X 1020 cm—3的高掺杂层52’交替堆叠形成阻隔层50’替代常规插入层，避免发光二极管元件结构中出现的p-n-p结，因为当阻隔层中故意掺杂有高于发光二极管元件生长时的背景杂质浓度，且与非预期杂质类型相反的杂质时，即可中和非预期杂质。且本发明中阻隔层为低掺杂层51’与高掺杂层52 ’交替堆叠，相较于现有技术中非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠，本发明的阻隔层50’内部及该阻隔层50’与相邻P型半导体层40之间均不会形成微型p-n-p结;且同时亦不影响均勾电流密度的作用，而相对较厚的低掺杂层51’其掺杂浓度亦低于相邻P型半导体层40浓度，进一步减小对所述阻隔层50 ’均匀电流密度效果的影响。低掺杂层51’与高掺杂层52’的掺杂杂质均为Be、Mg、Zn、Cd、C中的其中一种。
[0030]实施例3
参看附图3，本实施例与实施例1、2的区别在于，所述阻隔层50和50’分别位于发光层30的两侧(即N型半导体层与发光层之间的阻隔层50、P型半导体层与发光层之间的阻隔层50’)。其中，阻隔层50的掺杂杂质为51、511、5、56、1^中的其中一种，而阻隔层50’的掺杂杂质为Be、Mg、Zn、Cd、C中的其中一种。低掺杂层51、51’和高掺杂层52、52’的依次交替堆叠次数为1?500，根据实际生产需求，灵活选择堆叠次数，获得优良性能的发光二极管元件。
[0031 ] 利用浓度为1 X 1017?5 X 1017cm—3的低掺杂层51、51’与浓度为5 X 1018?5 X 102°cm—3的高掺杂层52、52’交替堆叠形成阻隔层50、50’替代常规结构中非掺杂或浓度低于IX1017cm—3的插入层，避免此现象的产生。因为当阻隔层50、50’中故意掺杂有高于发光二极管元件生长时的背景杂质浓度，且与相邻半导体层掺杂类型相同，避免在发光二极管元件内部形成微型n-p-n结或p-n-p结。且本发明中阻隔层为低掺杂层与高掺杂层交替堆叠，相较于现有技术中非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠，本发明的阻隔层内部及该阻隔层与相邻半导体层之间均不会形成微型n-p-n结;且同时提高均匀电流密度的作用，提升发光二极管的性能一致性。
[0032]应当理解的是，上述具体实施方案为本发明的优选实施例，本发明的范围不限于该实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。
【主权项】
1.一种发光二极管元件，包括衬底、N型半导体层、发光层和P型半导体层，其特征在于:所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层的掺杂类型与相邻N型半导体层或P型半导体层相同；所述阻隔层由浓度为1 X 1017-5 X 1017cm—3的低掺杂层和浓度大于5 X 1017cm—3的高掺杂层依次交替堆叠而成;所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。2.根据权利要求1所述的一种发光二极管元件，其特征在于:所述低掺杂层的杂质浓度低于相邻的所述N型半导体层或P型半导体层。3.根据权利要求1所述的一种发光二极管元件，其特征在于:所述低掺杂层与高掺杂层厚度比例为2:1?100:1。4.根据权利要求1所述的一种发光二极管元件，其特征在于:所述高掺杂层的杂质浓度为5X1018?5 X 1020 cm—3。5.根据权利要求1所述的一种发光二极管元件，其特征在于:所述低掺杂层的厚度为20?500nmo6.一种发光二极管元件的制备方法，其特征在于:所述方法包括， 提供一衬底； 在所述衬底上沉积N型半导体层； 在所述N型半导体层上沉积发光层和P型半导体层； 其中，于所述发光层的一侧或者两侧沉积一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层的掺杂类型与相邻的N型半导体层或P型半导体层相同，所述阻隔层由浓度为1 X 1017?5 X 1017cm—3的低掺杂层和浓度大于5 X 1017cm—3的高掺杂层依次交替堆叠而成;所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。7.根据权利要求6所述的一种发光二极管元件的制备方法，其特征在于:所述低掺杂层的杂质浓度低于相邻的所述N型半导体层或P型半导体层。8.根据权利要求6所述的具有阻隔层的发光二极管的制备方法，其特征在于:所述高掺杂层的掺杂浓度为5 X 1018?5 X 102°cm—3。9.根据权利要求6所述的一种发光二极管元件的制备方法，其特征在于:所述阻隔层的沉积温度为700?1100°C。10.根据权利要求6所述的一种发光二极管元件的制备方法，其特征在于:所述阻隔层的沉积压力为20?200torr。
【专利摘要】本发明提出了一种发光二极管元件，包括衬底、N型半导体层、发光层和P型半导体层，其中，所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层为掺杂类型与相邻的半导体层相同的掺杂层，所述阻隔层由低掺杂层和高掺杂层依次交替堆叠而成，所述高掺杂层的掺杂浓度大于所述低掺杂层的掺杂浓度，所述低掺杂层浓度为1×1017~5×1017cm-3；所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开<b>/</b>关延迟效应。
【IPC分类】H01L33/14
【公开号】CN105470358
【申请号】CN201610061132
【发明人】寻飞林, 张家宏, 林兓兓, 李政鸿
【申请人】安徽三安光电有限公司
【公开日】2016年4月6日
【申请日】2016年1月29日