的所述上部部分由硅锗组成，并且所述包覆层区由II ι-ν族材料组成。
[0075]在一个实施例中，所述半导体器件是NM0S器件。
[0076]在一个实施例中，所述半导体鳍状物的所述下部部分与体晶体硅衬底相连。
[0077]在一个实施例中，所述半导体器件是三栅极晶体管。
[0078]在实施例中，一种制造半导体器件的方法，涉及在具有第一晶格常数(L1)的第一半导体材料上形成具有第二晶格常数(L2)的第二半导体材料。所述方法还涉及将半导体鳍状物刻蚀至所述第二半导体材料中，并且至少部分地刻蚀至所述第一半导体材料中，所述半导体鳍状物具有由所述第一半导体材料组成的下部部分并且具有由所述第二半导体材料组成的上部部分。所述方法还涉及形成邻近所述半导体鳍状物的所述下部部分并且与所述半导体鳍状物的所述下部部分近似处于同一水平高度的隔离层。所述方法还涉及在形成所述隔离层之后在所述半导体鳍状物的所述上部部分上形成包覆层，所述包覆层由具有第三晶格常数(L3)的第三半导体材料组成，其中L3>L2>L1。所述方法还涉及在所述包覆层的沟道区上形成栅极叠置体。所述方法还涉及在所述沟道区的两侧上形成源极区/漏极区。
[0079]在一个实施例中，在所述半导体鳍状物的所述上部部分上形成所述包覆层提供柔性衬底。
[0080]在一个实施例中，在所述半导体鳍状物的所述上部部分上形成所述包覆层包括:外延生长基本上纯的锗层。
[0081]在一个实施例中，在所述半导体鳍状物的所述上部部分上形成所述包覆层包括:外延生长II ι-ν族材料层。
[0082]在一个实施例中，在所述第一半导体材料上形成所述第二半导体材料包括:在体晶体衬底上外延生长所述第二半导体材料。
【主权项】
1.一种半导体器件，包括: 半导体鳍状物，所述半导体鳍状物布置在半导体衬底上方，所述半导体鳍状物具有包含第一半导体材料的下部部分，并且具有包含第二半导体材料的上部部分，所述第一半导体材料具有第一晶格常数(L1)，所述第二半导体材料具有第二晶格常数(L2); 包覆层，所述包覆层布置在所述半导体鳍状物的所述上部部分上，但没有布置在所述半导体鳍状物的所述下部部分上，所述包覆层包含第三半导体材料，所述第三半导体材料具有第三晶格常数(L3)，其中，L3>L2>L1; 栅极叠置体，所述栅极叠置体布置在所述包覆层的沟道区上；以及 源极区/漏极区，所述源极区/漏极区布置在所述沟道区的两侧上。2.根据权利要求1所述的半导体器件，其中，所述半导体鳍状物与所述包覆层一起提供柔性衬底。3.根据权利要求1所述的半导体器件，其中，所述半导体鳍状物的所述上部部分突出在隔离层上方，所述隔离层被布置成与所述半导体鳍状物的所述下部部分相邻，其中，所述隔离区的顶部表面与所述半导体鳍状物的所述下部部分的顶部表面位于近似相同的水平高度。4.根据权利要求1所述的半导体器件，其中，所述半导体鳍状物的所述下部部分基本上由硅构成，所述半导体鳍状物的所述上部部分包含硅锗，并且所述包覆层区基本上由锗构成。5.根据权利要求4所述的半导体器件，其中，所述半导体器件是PMOS器件。6.根据权利要求1所述的半导体器件，其中，所述半导体鳍状物的所述下部部分基本上由硅构成，所述半导体鳍状物的所述上部部分包含硅锗，并且所述包覆层区基本上由II1-V族材料构成。7.根据权利要求6所述的半导体器件，其中，所述半导体器件是NMOS器件。8.根据权利要求1所述的半导体器件，其中，所述半导体鳍状物的所述下部部分与体晶体硅衬底相连。9.根据权利要求1所述的半导体器件，其中，所述半导体器件是三栅极晶体管。10.—种半导体器件，包括: 半导体鳍状物，所述半导体鳍状物布置在半导体衬底上方，所述半导体鳍状物具有下部部分和上部部分； 包覆层，所述包覆层布置在所述半导体鳍状物的所述上部部分上，但没有布置在所述半导体鳍状物的所述下部部分上，所述包覆层和所述半导体鳍状物形成了柔性衬底，其中，所述半导体鳍状物的所述上部部分缓解了所述半导体鳍状物的所述下部部分与所述包覆层之间的应力； 栅极叠置体，所述栅极叠置体布置在所述包覆层的沟道区上；以及 源极区/漏极区，所述源极区/漏极区布置在所述沟道区的两侧上。11.根据权利要求10所述的半导体器件，其中，所述半导体鳍状物的所述上部部分突出在隔离层上方，所述隔离层被布置成与所述半导体鳍状物的所述下部部分相邻，其中，所述隔离区的顶部表面与所述半导体鳍状物的所述下部部分的顶部表面位于近似相同的水平高度。12.根据权利要求10所述的半导体器件，其中，所述半导体鳍状物的所述下部部分基本上由硅构成，所述半导体鳍状物的所述上部部分包含硅锗，并且所述包覆层区基本上由锗构成。13.根据权利要求12所述的半导体器件，其中，所述半导体器件是PMOS器件。14.根据权利要求10所述的半导体器件，其中，所述半导体鳍状物的所述下部部分基本上由硅构成，所述半导体鳍状物的所述上部部分包含硅锗，并且所述包覆层区基本上由II1-V族材料构成。15.根据权利要求14所述的半导体器件，其中，所述半导体器件是NMOS器件。16.根据权利要求10所述的半导体器件，其中，所述半导体鳍状物的所述下部部分与体晶体娃衬底相连。17.根据权利要求10所述的半导体器件，其中，所述半导体器件是三栅极晶体管。18.一种制造半导体器件的方法，所述方法包括: 将具有第二晶格常数(L2)的第二半导体材料形成在具有第一晶格常数(L1)的第一半导体材料上； 将半导体鳍状物刻蚀至所述第二半导体材料中，并且至少部分地刻蚀至所述第一半导体材料中，所述半导体鳍状物具有包含所述第一半导体材料的下部部分并且具有包含所述第二半导体材料的上部部分； 形成隔离层，所述隔离层邻近所述半导体鳍状物的所述下部部分并且与所述半导体鳍状物的所述下部部分近似处于同一水平高度； 在形成所述隔离层之后，在所述半导体鳍状物的所述上部部分上形成包覆层，所述包覆层包含第三半导体材料，所述第三半导体材料具有第三晶格常数(L3)，其中，L3>L2>L1; 在所述包覆层的沟道区上形成栅极叠置体；以及 在所述沟道区的两侧上形成源极区/漏极区。19.根据权利要求18所述的方法，其中，在所述半导体鳍状物的所述上部部分上形成所述包覆层提供了柔性衬底。20.根据权利要求18所述的方法，其中，在所述半导体鳍状物的所述上部部分上形成所述包覆层包括:外延生长基本上纯的锗层。21.根据权利要求18所述的方法，其中，在所述半导体鳍状物的所述上部部分上形成所述包覆层包括:外延生长II ι-v族材料层。22.根据权利要求18所述的方法，其中，在所述第一半导体材料上形成所述第二半导体材料包括:在体晶体衬底上外延生长所述第二半导体材料。
【专利摘要】本发明描述了具有多层柔性衬底的非平面半导体器件以及制造这种非平面半导体器件的方法。例如，半导体器件包括布置在半导体衬底上方的半导体鳍状物。半导体鳍状物具有由第一半导体材料组成的下部部分以及由第二半导体材料组成的上部部分，该第一半导体材料具有第一晶格常数(L1)，该第二半导体材料具有第二晶格常数(L2)。包覆层布置在半导体鳍状物的上部部分上，而非下部部分上。包覆层由具有第三晶格常数(L3)的第三半导体材料组成，其中L3>L2>L1。栅极叠置体布置在包覆层的沟道区上。源极区/漏极区布置在沟道区的两侧上。
【IPC分类】H01L29/78, H01L21/336
【公开号】CN105493251
【申请号】CN201380078868
【发明人】J·T·卡瓦列罗斯, M·拉多萨夫列维奇, M·V·梅茨, H·W·田, B·舒-金, V·H·勒, N·慕克吉, S·达斯古普塔, R·皮拉里塞泰, G·杜威, R·S·周, N·M·泽利克, W·拉赫马迪
【申请人】英特尔公司
【公开日】2016年4月13日
【申请日】2013年9月27日
【公告号】US20160190319, WO2015047341A1