一种晶圆级封装方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种晶圆级封装方法。
【背景技术】
[0002]在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了 3D 集成电路(integrated circuit，IC)技术，3D 集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。
[0003]微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。四边引脚扁平封装(QFP)、塑料四边引脚扁平封装(TQFP)作为表面安装技术(SMT)的主流封装形式一直受到业界的青睐，但当它们在0.3_引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。
[0004]因此以面阵列、球形凸点为I/O的BGA(球栅阵列)应运而生，以它为基础继而又发展为芯片尺寸封装(Chip Scale Package，简称CSP)技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装(接近裸芯片的尺寸)，而相对成本却更低，因此符合电子产品小型化的发展潮流。
[0005]对高性价比的追求是晶圆级封装(Wafer-Level Package，WLP)广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小(己接近芯片本身尺寸)、成本不断下降的优势，越来越受到业界的重视。
[0006]晶圆级封装(Wafer-Level Package)是在晶圆前道工序完成后，直接对晶圆利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。
[0007]在所述晶圆级封装(Wafer-Level Package)的工艺流程中大都选用后娃通孔(via-last TSV)工艺来进行封装，不但工艺简单，而且成本低，是目前非常有潜力的封装方法，特别是在CIS的封装上。但是在后硅通孔(via-last TSV)刻蚀工艺结束后，做重布线层RDL工艺时，经常会在表面鼓起的顶部有小孔，如图1g所示，导致在RDL的湿法刻蚀过程中，在娃通孔TSV的侧壁的RDL金属线被刻蚀掉，造成电路的断开(open)现象。
[0008]因此需要对目前封装方法作进一步的改进，以便消除上述问题。
【发明内容】
[0009]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0010]本发明为了克服目前存在问题，提供了一种晶圆级封装方法，包括:
[0011]步骤S1:提供晶圆，所述晶圆至少包括半导体衬底和位于所述半导体衬底正面上的金属焊盘；
[0012]步骤S2:对所述半导体衬底的背面进行背部研磨并图案化，以形成硅通孔开口，露出所述金属焊盘；
[0013]步骤S3:在所述半导体衬底的背面上和所述硅通孔开口的侧壁上形成绝缘层；
[0014]步骤S4:在所述绝缘层上形成重布线层，以覆盖所述绝缘层；
[0015]步骤S5:沉积临时填充材料，以填充所述硅通孔开口 ；
[0016]步骤S6:图案化所述重布线层，以去除位于所述硅通孔开口两侧的部分所述重布线层。
[0017]可选地，在所述步骤S5中，所述临时填充材料包括负性光刻胶。
[0018]可选地，在所述步骤S5中，所述临时填充材料的厚度为10-50微米。
[0019]可选地，所述步骤S5包括:
[0020]步骤S51:在所述重布线层上和所述硅通孔开口中贴敷所述临时填充材料；
[0021]步骤S52:图案化所述临时填充材料，以去除所述重布线层上方的所述临时填充材料；
[0022]步骤S53:烘焙所述临时填充材料，以固化临时填充材料。
[0023]可选地，在所述步骤S51中，所述临时填充材料的贴敷压力为0.5-0.01个大气压，温度为50-150°C。
[0024]可选地，在所述步骤S52中，所述图案化方法包括:选用硅通孔的光刻版对所述临时填充材料进行曝光。
[0025]可选地，在所述步骤S6之后，所述方法还进一步包括:
[0026]步骤S7:在所述重布线层上方形成钝化层，以覆盖所述重布线层和所述临时填充材料，所述钝化层选用聚对苯撑苯并双嗯唑或聚酰亚胺；
[0027]步骤S8:图案化所述钝化层，以形成开口，露出部分所述重布线层。
[0028]可选地，在所述步骤S8中，图案化所述钝化层之后，还进一步包括对所述钝化层进行烘焙的步骤。
[0029]可选地，在所述步骤S8之后，所述方法还进一步包括:
[0030]步骤S9:在所述开口中形成焊料球，以用于封装；
[0031]步骤SlO:对所述晶圆进彳丁切割。
[0032]可选地，所述步骤S3包括:
[0033]步骤S31:在所述半导体衬底的背面上、所述硅通孔开口的侧壁和底部沉积绝缘材料层；
[0034]步骤S32:蚀刻所述绝缘材料层，以去除所述硅通孔开口底部的所述绝缘材料层，以形成所述绝缘层。
[0035]可选地，所述步骤S6包括:
[0036]步骤S61:在所述重布线层上形成图案化的掩膜层，以露出所述硅通孔开口两侧的部分所述重布线层；
[0037]步骤S62:以所述掩膜层为掩膜，湿法蚀刻所述重布线层；
[0038]步骤S63:去除所述掩膜层。
[0039]本发明为了解决现有技术中存在的问题，提供了一种晶圆级封装方法，所述方法通过在沉积重布线层(RDL Al PVD)之后，选用临时填充材料(例如Dry film)来填充所述硅通孔开口，先将TSV开口保护起来，然后在对所述重布线层RDL进行图案化，以防止在对重布线层RDL进行图案化的过程中蚀刻液进入所述硅通孔开口中对所述开口侧壁上的重布线层造成损坏，最后再使用PBO或者PI作为钝化层，并在所述钝化层中形成焊料球，以完成所述封装。
【附图说明】
[0040]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0041]图1a-1g为现有技术中所述WLP的工艺过程示意图；
[0042]图2a_2g为本发明一实施方式中所述WLP的工艺过程示意图；
[0043]图3为本发明一【具体实施方式】中所述WLP的工艺流程图。
【具体实施方式】
[0044]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0045]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0046]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至IJ”或“耦合至IJ”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件