高密度集成电路封装结构以及集成电路的制作方法
【技术领域】
[0001]本发明涉及集成电路封装的技术领域，更具体地说，本发明涉及一种高密度集成电路封装结构以及具有该封装结构的集成电路。
【背景技术】
[0002]集成电路是现代技术的核心，也是现代科学技术发展的基础，科学研究都必须依赖以集成电路为核心的仪器设备；另外它还是人类现代文明的基础，从根本上改变人们生活方式的现代文明，如物联网、互联网、电脑、电视、冰箱、手机、IPAD、IPH0NE、各种自动控制设备等等都依赖集成电路来实现其智能化功能的。
[0003]集成电路的制造分设计、圆片制造、封装、测试几个主要部分，封装是其中关键环节，建立在封装技术上的封装形式是为满足各种用途对集成电路的性能、体积、可靠性、形状和成本的特殊要求而研制的。
[0004]集成电路封装:是指通过使用能够保证单晶材料完美晶格结构的研磨、切割技术将集成电路圆片分离成符合要求的单一芯片，用导电胶或共晶等技术将芯片固定到引线框基岛上，用微细连接技术(微米级)将芯片和外引线脚连接起来，然后用高分子材料或陶瓷材料将芯片和引线等保护起来，并形成一定的形状，成为可供用户使用的集成电路产品。
[0005]集成电路的封装类型可以概括为两大类:密封陶瓷封装以及塑料封装。密封陶瓷封装是利用真空密封装置将芯片与环绕的包围物隔离的方式封装，典型的密封陶瓷封装应用于高效能的封装等级。而塑料封装芯片则是利用环氧基树脂将芯片封装，虽然其难以完全与环境隔离，因此周边的空气可能穿过此封装，并在工艺中会对芯片的质量产生不良的影响，但近年来塑料封装技术在其应用和功效上得到了显著的发展，完全能够满足绝大部分工业、民用产品，材料成本低且塑料封装的生产工艺能够进行自动化生产，从而有效地降低了成本。
[0006]现在集成电路的封装形式主要有DIP、S0P、SS0P、TSS0P、MS0P、QFP、PLCC、QFN、DFN等。SOP、SSOP、TSSOP、MS0P等等封装结构由于体积小、频率特性较好、内阻较低、材料用量少、生产自动化程度高，而且整机企业使用时易于自动化作业，生产效率高、成本低，所以是绝大部分工业、民用产品采用的封装形式。
[0007]集成电路的封装形式对集成电路产品的性能、可靠性、成本具有重大作用。随着芯片制造技术从微米向纳米级发展，单位面积芯片功能每18个月翻番的摩尔定律在逐渐失效，未来功能强大的云计算、互联网中的物联网和移动网等等必须依赖其核心技术集成电路的突破，集成电路的大容量、高速度、低功耗的提高，在芯片制造上将变得越来越难，更大程度上需要封装形式及技术的突破。原来集成电路芯片制造技术的特征尺寸是微米级，甚至更宽，所以芯片的面积普遍较大，为了容纳下较大的芯片面积，导致封装结构尺寸很大，不但消耗很多原材料、封装生产效率低、功耗大、频率低、集成电路焊接在印刷线路板上需要占用较大的面积、成本较高；同时为了满足各种成品的尺寸要求，设计了接近的S0P、SS0P、TSS0P、MS0P等等多种封装结构；并且用现在的封装结构封装当今的小尺寸芯片的产品，由于引线比较长，频率特性下降、内阻明显增加、功耗及热耗大、产品寿命下降。随着芯片制造技术从微米级向亚微米，甚至纳米级(16纳米已经成熟，可以规模化生产)推进，芯片面积以几何级数减小，同时，对芯片的功耗、频率特性等提出了更高的要求，对封装结构也提出了更高的要求。
【发明内容】
[0008]为了适用芯片制造技术从微米级向亚微米，甚至纳米级的发展的需要，克服现有技术中的封装结构在电路体积大、产品电热性能差，严重影响产品可靠性、频率特性下降、制造成本高等方面的不足，本发明的目的在于提供一种高密度集成电路封装结构以及集成电路。
[0009]为了实现上述发明目的，本发明采用了以下技术方案:
[0010]—种高密度集成电路封装结构，包括:金属引线框，所述金属引线框包括引线框基岛、内引脚线和外引脚线；固定在引线框基岛上的芯片；以及芯片和内引脚线之间的微米级连接线;和密封所述金属引线框、芯片以及微米级连接线的长方体塑封结构，其特征在于:所述塑封结构的长度AI 满足关系:I.20mm+(B-8) X 0.30mm/2 < Al <4.50mm+(B-8) X1.00mm/2 ；塑封结构的宽度A2满足关系:1.20mm <A2<3.50mm;塑封结构的厚度A3满足关系:A3 2 0.35mm; B为外引脚线的个数，且为满足4 < B < 68的整数。
[0011 ] 作为优选地，外引脚线的跨度BI满足2.30mm <B1<5.20mm;外引脚线的间距B2满足0.30mm < B2 < I.00mm。
[0012]作为优选地，所述塑封结构的长度Al满足以下关系:Al= 2.50+(B-8)X0.53/2mm;塑封结构的宽度A2为2.60mm;塑封结构的厚度A3为0.85mm;外引脚线的跨度BI为4.0Omm;夕卜引脚线的宽度为0.20mm?0.23mm、引脚线中心间距B2为0.53mm。作为示例性地例子，外引脚线的个数可以为6、8、10、12、14、16、18、20、24个，并且塑封结构的长度Al分别为2.05mm、2.60mm、3.00mm、3.60mm、4.05mm、4.60mm、5.10mm、5.60mm、6.60mm0
[0013]作为优选地，所述封装结构中，在长方体塑封结构的底部还开设有应力释放槽，该应力释放槽的深度和宽度均为0.05mm，并且所述应力释放槽为螺旋形槽体。因为集成电路封装结构包括塑封树脂、金属引线框、硅芯片等不同的材料，由于使用的材料性质差异很大，热膨胀系数不一样，组合在一起时就会产生应力。该应力不仅会使不同材料间产生离层，影响产品可靠性，还会使芯片产生弯曲，硅晶格扭曲大量的模拟实验表明，对于本发明的封装结构，设置如上所述的螺旋形槽体，与常规形状的应力释放槽(例如常规的网状应力释放槽)能够避免集成电路使用时温度变化以及外力作用应力矢量的叠加，从而能够有效避免硅晶格的扭曲，最大幅度的避免了应力对集成电路性能的影响。
[0014]作为优选地，为了改善集成电路的导热性能，本发明对封装结构的内部位置关系等做了进一步的改进。设计的基岛到内引脚顶端的距离为0.150mm;基岛下沉距离为0.152mm；内引脚线长度为0.400mm。通过上述设计以及合理布线，可以很好地改善了电容、电感、电阻等参数降低集成电路体内温度，进一步提高集成电路使用寿命和可靠性。
[0015]本发明的第二方面还涉及上述高密度集成电路封装结构的封装方法。
[0016]所述封装方法包括以下步骤:
[0017]提供一金属引线框，所述金属引线框包括引线框基岛、内引脚线和外引脚线；
[0018]提供一芯片，并将所述芯片粘结于所述引线框基岛上；所述芯片和内引脚线之间通过微米级连接线电性连接；
[0019]通过注塑方法形成用于密封所述金属引线框和所述芯片的长方体塑封结构。
[0020]本发明的第三方面还涉及一种集成电路。所述集成电路通过设置多个本发明上述的高密度集成电路封装结构形成。
[0021]与现有技术相比，本发明所述的高密度集成电路封装结构具有以下有益效果:
[0022](I)内阻大大减小，改善了封装结构的电性能和热性能，而且还可以节约一半左右的金属资源和成本。
[0023](2)缩短了电信号的传输距离，减少信号传输的延迟时间和寄生参数，大大改善频率特性。
[0024](3)封装效率更高、封装成本较低;节省总封装材料成本约45%，由于结构的改进，生产效率可以大大提高，整体生产效率可以提高35%左右，最高的工序，如切筋、注塑工序是原来的2倍以上;可以为整机厂家减少该集成电路占有印刷线路板的面积，可减少净面积75%。
[0025](4)可以兼容多种封装结构，如S0P、TSS0P、SS0P、MS0P及部分QFN、DFN，满足日益发展的便携式产品的需求。
【附图说明】
[0026]图1为本发明一个实施例的引线框基岛的结构示意图。
【具体实施方式】
[0027]以下将结合具体实施例对本发明所述的高密度集成电路封装结构以及集成电路做进一步的阐述，以帮助本领域的技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
[0028]实施例1
[0029]如图1所示，本实施例所述的高密度集成电路封装结构包括金属引线框，金属引线框包括引线框基岛1、内引脚线2和外引脚线3;固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微米级连接线;和密封金属引线框、芯片以及微米级连接线的长方体塑封结构;所述内引脚线和外引脚线相连接，在实施中，引脚线和外引脚线之间也可以通过银合金镀层连接。所述塑封结构的长度Al满足关系:1.20mm+(B-8) X 0.30mm/2 <A1 <