件。
[0027]如图1所示，在衬底I上形成多个栅极沟槽，包括PMOS区域中的PMOS栅极沟槽、以及NMOS区域中的NMOS栅极沟槽。
[0028]具体地，先在衬底I上形成沿第一方向延伸的多个鳍片结构IF以及鳍片结构之间的沟槽1G，其中第一方向为未来器件沟道区延伸方向(图4中的Y-Y’轴线)。提供衬底1，衬底I依照器件用途需要而合理选择，可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(StrainedSi)、锗娃(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)，以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底I优选地为体Si。任选的，在衬底I上形成硬掩模层(未示出)，例如通过LPCVD、PECVD、溅射等工艺形成的氮化硅、氮氧化硅层。在硬掩模层上涂覆光刻胶并曝光显影形成光刻胶图形(未示出)，以光刻胶图形为掩模，刻蚀硬掩模层形成硬掩模图形，并且进一步以硬掩模图形为掩模刻蚀衬底1，在衬底I中形成多个沿第一方向平行分布的沟槽以及沟槽之间剩余的衬底I材料所构成的鳍片1F。刻蚀优选各向异性的刻蚀，例如等离子体干法刻蚀、反应离子刻蚀(RIE)或者四甲基氢氧化铵(TMAH)湿法腐蚀，使得沟槽IG的深宽比优选地大于5:1。鳍片IF沿第二方向的宽度例如仅为5?50nm并优选10?20nm。
[0029]在鳍片结构IF和衬底I上形成隔离介质层3。例如，在鳍片IF之间的沟槽中通过PECVD、HDPCVD、RTO(快速热氧化)、旋涂、FlowCVD等工艺沉积填充材质例如为氧化硅、氮氧化石圭、氢<氧化娃、有机物等的绝缘隔离介质层2。优选地,采用CMP、回刻(etch-back)等平坦化工艺处理层2，直至暴露硬掩模层。
[0030]优选地，在鳍片IF中和/或底部形成穿通阻挡层(PTSL) 4。平坦化露出硬掩模层之后，执行离子注入，可以包括N、C、F、P、Cl、As、B、In、Sb、Ga、S1、Ge等及其组合。随后执行退火，例如在500?1200摄氏度下热处理Ims?lOmin，使得注入的元素与鳍片IF反应，形成高掺杂的(掺杂上述材料的Si)或者绝缘材料的(例如掺杂有上述元素的氧化娃)的穿通阻挡层3。在本发明一个实施例中，控制注入能量和剂量，仅在鳍片IF中形成了沟道穿通阻挡层3A，以抑制沟道区通过STI侧面的泄漏。然而，在本发明另一优选实施例中，控制注入能量和剂量，使得穿通阻挡层3还分布在鳍片IF底部与衬底I界面处作为STI穿通阻挡层3B，以有效隔绝鳍片IF中沟道区、源漏区与相邻鳍片有源区之间的泄漏电流。层3B材质可以与层3A材质相同，也可以包含上述元素中的不同组分(但至少包含氧)。层3B可以与层3A同时一次性注入形成(不同元素注入深度不同)，也可以先后两次不同深度、剂量的注入，例如可以先深距离注入形成层3B，后浅距离注入形成层3A，反之亦然。此外，除了上述高掺杂的穿通阻挡层之外，也可以注入大量的氧(O)以形成氧化硅基的绝缘层以作为穿通阻挡层(该氧化硅层内也可以进一步掺杂上述杂质)。值得注意的是，沟道穿通阻挡层4A距离鳍片IF顶部(或底部)的高度可以任意设定，在本发明一个实施例中优选为鳍片IF自身高度的1/3?1/2。STI穿通阻挡层3B和沟道穿通阻挡层3A厚度例如是5?30nm。层3A的宽度(沿第一和/或第二方向)依照整个器件有源区宽度而设定，层3A的宽度则与鳍片IF相同，也即层3B的宽度明显大于层3A的宽度。
[0031]选择性刻蚀隔离层2，再次形成沟槽，暴露出鳍片IF —部分。可以采用光刻胶图形或者其他硬掩模图形，选择各向异性的刻蚀方法，例如等离子体干法刻蚀、RIE,刻蚀隔离层3，使得剩余的隔离层2构成了浅沟槽隔离(STI) 2。优选地，沟槽的深度，也即STI 2顶部距离鳍片IF顶部的距离，大于等于沟道穿通阻挡层3A顶部距离鳍片IF顶部的距离，以便完全抑制沟道区之间的穿通。随后，湿法腐蚀去除了硬掩模。
[0032]在鳍片IF顶部形成沿第二方向延伸的假栅极堆叠结构。在整个器件上通过LPCVD, PECVD, HDPCVD, UHVCVD, MOCVD, MBE、ALD、热氧化、化学氧化、蒸发、溅射等工艺形成假栅极绝缘层和假栅极材料层，并优选进一步包括硬掩模层。假栅极绝缘层例如是氧化硅，假栅极材料层例如是多晶硅、非晶硅、非晶碳、氮化硅等，硬掩模层例如是氮化硅。以具有垂直于第一方向的第二方向的矩形开口的掩模板，依次光刻/刻蚀(同样地，刻蚀是各向异性的，优选等离子体干法刻蚀、RIE)硬掩模层、假栅极材料层以及假栅极绝缘层，在鳍片IF顶部形成沿第二方向延伸的假栅极堆叠。假栅极堆叠仅分布在沿χ-χ’轴线的一定宽度范围内，在一定距离之外的Χ1-ΧΓ轴线处没有分布。
[0033]在整个器件上形成第一栅极侧墙4A。在整个器件上通过LPCVD、PECVD, HDPCVD,UHVCVD、MOCVD、MBE、ALD、蒸发、(磁控)溅射等工艺形成绝缘材料层4，其材质例如氮化硅、氮氧化硅、氧化硅、含碳氧化硅、非晶碳、类金刚石无定形碳(DLC)等及其组合。在本发明一个实施例中，优选氮化硅。随后，采用各向异性刻蚀工艺，刻蚀绝缘材料层4，仅在假栅极堆叠结构沿第一方向的两侧留下第一栅极侧墙4A。值得注意的是，虽然图中所示第一栅极侧墙4A为三角形，但是在本发明另一优选实施例中，侧墙4A优选具有L型，也即具有水平的第一部分以及垂直的第二部分，以便与假栅极堆叠保持良好的共形，从而利于减薄栅极侧墙4A的厚度，以进一步缩减器件尺寸、提高器件均匀度。在本发明一个优选实施例中，层4A的厚度例如仅I?5nm、优选2?4nm、并最佳为3nm。层4A在稍后的SDE掺杂过程中限定了横向扩散的宽度并且保护了鳍片顶部以减小缺陷。
[0034]选择性刻蚀鳍片结构1F，在假栅极堆叠结构沿第一方向两侧的鳍片结构IF中形成源漏区沟槽(未示出)。优选采用各向异性的刻蚀工艺，例如等离子干法刻蚀、RIE刻蚀，并且调整刻蚀气体的配比(例如碳氟基刻蚀气体中的碳氟比增高可以有利于形成垂直侧壁，调节刻蚀气体中包含的氧化性气体含量也可以调整刻蚀速率)，以假栅极堆叠结构以及栅极侧墙4A为掩模，刻蚀鳍片结构1F，形成了源漏区沟槽。优选地，源漏区沟槽的深度小于穿通阻挡层3A顶部鳍片结构IF的高度，例如至少在穿通层3A顶部保留了至少5?30nm厚度的鳍片结构IF的水平部分；栅极4A和假栅极度跌结构下方的鳍片结构IF保留，稍后作为器件的沟道区1C。在本发明另一优选实施例中，除了采用各向异性的刻蚀工艺形成具有垂直侧壁的源漏区沟槽之外，还可以进一步采用各向同性的刻蚀工艺(例如减小刻蚀气体的碳氟比，或者采用TMAH、KOH等湿法刻蚀工艺)，在源漏区沟槽侧壁形成侧面凹陷(未示出)，以增强对于沟道的应力控制、或者利于精确控制沟道界面等。
[0035]以第一栅极侧墙层4A和假栅极堆叠结构为掩模，对源漏区沟槽中保留并且暴露出的鳍片IF剩余部分进行轻掺杂离子注入，在源漏区沟槽IT底部以及侧壁周围形成了轻掺杂源漏区(LDD结构或者SDE
[0036]结构)1LS和1LD，两者之间的鳍片IF构成了沟道区1C。其中，垂直倾角β (该角度仅为注入方向与垂直方向之间所夹多个角度中最小的锐角的数值，并不代表其空间指向，可以例如O?65±0..5度)。在本发明一个优选实施例中，增大垂直倾角以增加掺杂注入离子沿第一方向在横向沟道方向的横向结深，减小垂直倾角以增加垂直方向的结深，例如在本发明一个示例中，垂直倾角β为30、45、60度。例如注入能量为50?200KeV并优选lOOKeV，注入剂量为114?11Vcm2并优选1015/cm2。在本发明另一优选实施例中，采用多次不同参数的注入而形成LDD/SDE结构，例如第一次采用小垂直倾角、大注入能量和/或注入剂量形成横向结深小、纵向结深大的第一掺杂区，第二次采用中等垂直倾角、中等注入能量和/或注入剂量形成