横向结深和纵向结深均中等的第二掺杂区，第三次采用大垂直倾角、小注入能量和/或注入剂量形成横向结深大、纵向结深小的第三掺杂区，依次类推，从而获得具有曲线形貌(或者渐进变化)的结深分布(不同于一次注入形成的陡峭结深分布，沿第一方向的横向以及垂直方向具有渐进变化)。任选的，注入方向除了相对于垂直法线方向具有垂直倾角之外，还可以相对于第一方向具有水平倾角(图中未示出，该角度仅为注入方向与水平的第一方向之间所夹多个角度中最小的锐角的数值，并不代表其空间指向)，进一步可以通过调整水平倾角调整LDD/SDE结构的横向结深以及均匀性。在上述轻掺杂注入过程中，由于掺杂离子仅注入在靠近沟道区IC以及鳍片结构IF的顶部的局部区域中，厚度较薄(受到源漏区沟槽深度的控制)，因此对于后续外延生长源漏区的影响较小，并且利于形成均匀、浅结的源漏轻掺杂区。
[0037]在源漏区沟槽中外延生长源漏区IS和1D，并且优选地在源漏区IS和ID顶部上外延生长提升源漏IHS和1HD。例如通过PECVD、MOCVD、MBE、ALD、热分解、蒸发、溅射等工艺，在源漏区沟槽以及鳍片IF顶部假栅极堆叠结构沿第一方向的两侧上方外延生长漏区ID和抬升漏区1HD、以及源区IS和提升源区1HS。其中，源漏区1S/1D、提升源漏区IHS/IHD材质可以与衬底1、鳍片IF相同，例如均为Si，也可以材质不同，例如具有更高应力的SiGe、S1: C、S1:H、SiSn、GeSn、SiGe: C等及其组合。在此过程中，可以执行原位掺杂或者离子注入掺杂。随后，在第一栅极侧墙4A上进一步形成第二栅极侧墙4B，其材质工艺类似于第一栅极侧墙。此后，以第二栅极侧墙4B为掩模，进行第二次离子注入，执行源漏重掺杂(纵向结深浅)，使得提升源漏1HD/1HS具有高于源漏1S/1D、轻掺杂源漏1LD/1LS的杂质浓度。随后，退火以激活掺杂的杂质。与此同时，该退火还进一步减缓了 LDD/SDE的注入对于鳍片结构顶部的损伤以及减少外延层中的缺陷，有利于以精简的工艺提高器件的可靠性。受到源漏沟槽IT形状限制，源漏区1S/1D通常是矩形剖面，而抬升源漏区1HS/1HD不受沟槽IT形状限制而仅受到晶向生长速率不同的限制，因此抬升源漏区1HS/1HD的剖面为菱形或钻石形。
[0038]在整个器件上形成接触刻蚀停止层(CESL) 5A以及层间介质层(ILD) 5B。优选地，先在器件上通过PECVD、HDPCVD、溅射等工艺形成氮化硅的接触刻蚀停止层5A (可以省略)。随后，通过旋涂、喷涂、丝网印刷、CVD、PVD等工艺形成氧化硅、低k材料的ILD 5B，其中低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔S1CH、掺C 二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。
[0039]采用CMP、回刻等工艺平坦化ILD 5B以及硬掩模层直至暴露假栅极堆叠的假栅极材料层。随后，去除假栅极堆叠，形成栅极沟槽5C。去除假栅极堆叠，可以采用湿法腐蚀，例如热磷酸针对氮化硅，TMAH针对多晶硅、非晶硅，强酸(硫酸、硝酸)以及强氧化剂(臭氧、双氧水)组合针对非晶碳、DLC，HF基腐蚀液(稀释HF或者Β0Ε，Β0Ε为缓释刻蚀剂，NH4F与HF混合溶液)针对氧化硅，由此去除假栅极材料层以及假栅极绝缘层，直至暴露鳍片IF顶部。此外，也可以采用各向异性的干法刻蚀(仅沿第二方向的χ-χ’轴线)，调节碳氟基气体的配比，使得底部刻蚀速率大于侧壁刻蚀速率(刻蚀比例如大于5:1并优选10?15:1)，由此刻蚀形成垂直侧壁形貌的栅极沟槽7C。
[0040]如图2所示，在PMOS栅极沟槽、以及NMOS栅极沟槽中分别形成最终的栅极堆叠。
[0041]首先，采用PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射等工艺，在栅极沟槽5C中形成了栅极绝缘层8。栅极绝缘层8优选为高k材料，包括但不限于包括选自Hf02、HfSi0x、HfS1N, HfAlOx, HfTaOx, HfLaOx, HfAlS1x, HfLaS1x 的铪基材料(其中，各材料依照多元金属组分配比以及化学价不同，氧原子含量X可合理调整，例如可为I?6且不限于整数)，或是包括选自Zr02、La2O3, LaAlO3, T12, Y2O3的稀土基高K介质材料，或是包括Al2O3,以其上述材料的复合层。任选的，如后续图3A所示，形成栅极绝缘层8之前优选地通过热氧化、化学氧化、PECVD、HDPCVD、MBE、ALD等工艺沉积氧化硅材质的衬垫层8A，用于减缓栅极绝缘层8与衬底沟道区IC之间的界面缺陷。
[0042]接着，参照图3A至图3C所示，在PMOS栅极沟槽与NMOS栅极沟槽中分别形成金属栅极堆叠结构9。其中，图3A至图3C中，左侧显示了 NMOS区域中如图2中虚线框所示区域的局部放大图(沿第一方向的剖视图)，右侧显示了 PMOS区域中图2中虚线框所示区域的局部放大图(沿第一方向的剖视图)。
[0043]具体地，如图3A所示，在NMOS栅极沟槽与PMOS栅极沟槽中的栅极绝缘层8之上均沉积形成第一阻挡层9A。沉积工艺例如PECVD、HDPCVD, MOCVD, MBE、ALD、蒸发、溅射等，第一阻挡层9A的材质对于NMOS和PMOS区域均相同，例如为TiN。优选地，第一阻挡层9A的厚度较小，例如为I?5nm，只要可以防止NMOS区域中的Al等轻质离子扩散进入下方的栅极绝缘层8、乃至沟道区IC中即可。此外，第一阻挡层9A同时用作粘合层，提高上方的各层金属与下方的高K介电层8之间的粘合性。之后采用类似工艺，在NMOS栅极沟槽和PMOS栅极沟槽中的第一阻挡层9A上均沉积刻蚀停止层9B，其材质例如TaN，厚度相对于层9A较薄，例如为2?10nm，用于在后续刻蚀过程中保护第一阻挡层9A不被过刻蚀。接着采用类似工艺，在NMOS栅极沟槽和PMOS栅极沟槽中的刻蚀停止层9B上均沉积NMOS功函数调节层9C。层9C的材质例如TiAl、TiC、TiAlC等及其组合，其厚度通常相对于层9A、层9B均较厚，例如为10?50nm。
[0044]接着，如图3B所示，选择性刻蚀去除PMOS栅极沟槽中的NMOS功函数调节层9C，仅在NMOS栅极沟槽中保留层9C。刻蚀工艺例如是在NMOS栅极沟槽中填充例如光刻胶、旋涂玻璃等流动性良好的临时填充层，然后对PMOS栅极沟槽采用干法刻蚀回刻去除一部分厚度。控制刻蚀参数，刻蚀直至暴露刻蚀停止层9B，以完全去除了 PMOS栅极沟槽中的NMOS功函数调节层9C。优选地，刻蚀工艺具有一定程度的过刻蚀，使得PMOS栅极沟槽中剩余的刻蚀停止层9B_1的厚度例如仅为刻蚀停止层9B的原始厚度的1/2?1/5。之后，去除临时填充层。
[0045]随后，如图3C所示，在PMOS栅极沟槽和NMOS栅极沟槽中均沉积第二阻挡层9D以及填充层9E。沉积工艺优选台阶覆盖率优良的工艺，例如HDPCVD、MBE、ALD等。第二阻挡层9D用于防止NMOS功函数调节层中的A1、C等轻质原子向上方扩散，同时也有利于提高下方的层9C/9B_1与上方填充层9E之间的粘合力。第二阻挡层9D的材质为TiN，同时用作PMOS区域中PMOS器件的功函数调节层。如此，以NMOS区域中共有的第二阻挡层作为PMOS功函数调节层，在PMOS区域中省去了额外的功函数调节层，简化了 PMOS的金属栅极结构，提高了超短栅极的金属填充性。第二阻挡层9D的厚度通常较大，例如10?10nm并优选20 ?50nm。
[0046]填充层9D厚度较大，例如为30?500nm，材质优选电阻率低、填充率高的金属，例如 Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 等金属单质、或这些金属的合金以及这