些金属的氮化物。优选地，CMP平坦化使得金属栅极结构9的顶部齐平，例如直至暴露图2中的ILD层5B。值得注意的是，由于PMOS栅极沟槽中选择性刻蚀去除了 NMOS功函数调节层9C并且优选地刻蚀停止层9B也存在部分过刻蚀，因此使得填充层9E在PMOS栅极沟槽中填充厚度大于NMOS栅极沟槽中的填充厚度，因此可以进一步减小PMOS栅极的接触电阻，利于提高PMOS器件的电学性能。此外，PMOS栅极沟槽中，填充层9E直接接触作为功函数调节层的9D，减小了栅极填充厚度，利于提高金属栅极的填充率。
[0047]之后可以采用常规工艺完成器件互连。例如，依次刻蚀ILD 5B、接触刻蚀停止层5A，直至暴露源漏区1HS/1HD，形成接触孔。刻蚀方法优选各向异性的干法刻蚀，例如等离子干法刻蚀或者RIE。优选地，在接触孔暴露的源漏区上形成金属硅化物(未示出)以降低接触电阻。例如，在接触孔中蒸发、溅射、MOCVD、MBE、ALD形成金属层(未示出)，其材质例如N1、Pt、Co、T1、W等金属以及金属合金。在250?1000摄氏度下退火Ims?1min,使得金属或金属合金与源漏区中所含的Si元素反应形成金属硅化物，以降低接触电阻。随后在接触孔中填充接触金属层，例如通过MOCVD、MBE、ALD、蒸发、溅射等工艺，形成了接触金属层，其材料优选延展性较好、填充率较高并且相对低成本的材料，例如包括W、T1、Pt、Ta、Mo、Cu、Al、Ag、Au等金属、这些金属的合金、以及这些金属的相应氮化物。随后,采用CMP、回刻等工艺平坦化接触金属层，直至暴露CESL层5A。
[0048]以上通过附图3A至图3C描述了本发明一个优选实施例的工艺流程，但是实际上本发明还可以采用其他的工艺顺序。例如,首先在NMOS、PMOS栅极沟槽中均依次沉积形成第一阻挡层9A(以及任选的刻蚀停止层9B，也即层9B在该实施例中可以省去)；然后在PMOS栅极沟槽中填充光刻胶，仅暴露NMOS栅极沟槽中的第一阻挡层9A或者任选的刻蚀停止层9B ;接着，在NMOS栅极沟槽中沉积NMOS功函数调节层9C ;最后，类似于图3C，在所有NMOS栅极沟槽和PMOS栅极沟槽中均沉积形成第二阻挡层9D、以及填充层9E。
[0049]值得特别注意的是，本发明所述的上述工艺方法也可以适用于平面CMOS工艺。例如，先在体Si衬底上沉积假栅极堆叠结构，在假栅极堆叠结构两侧形成栅极侧墙以及源漏区，在整个衬底上沉积ILD，选择性刻蚀去除假栅极堆叠结构，在ILD中留下了多个PMOS栅极沟槽和NMOS栅极沟槽，在所有栅极沟槽中沉积形成高K的栅极绝缘层8，此后参照图3A?图3C所示的工艺，在NMOS栅极沟槽、PMOS栅极沟槽中形成第一阻挡层9A、任选的刻蚀阻挡层9B、仅分布在NMOS栅极沟槽中的NMOS功函数调节层9C、第二阻挡层9D、填充层9E。由此通过利用NM0S、PM0S器件中均含有顶部的第二阻挡层作为PMOS功函数调节层，简化了工艺，方便了不同器件的阈值调节。
[0050]依照本发明的半导体器件及其制造方法，在PMOS区域中以较厚的顶部阻挡层作为PMOS功函数调节层，简化了 PMOS器件金属栅堆叠结构，提高了超短取代栅中金属栅的填充率，极大提高短栅长下MG的CMOS应用性。
[0051]尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
【主权项】
1.一种CMOS器件，包括多个NMOS和多个PM0S，每个NMOS以及每个PMOS均包括在衬底上的由栅极绝缘层和栅极金属层构成的栅极堆叠、衬底中栅极堆叠两侧的源漏区、以及栅极堆叠下方的沟道区，其中，每个NMOS的栅极金属层包括第一阻挡层、NMOS功函数调节层、第二阻挡层、以及填充层，每个PMOS的栅极金属层包括第一阻挡层、第二阻挡层以及填充层。2.如权利要求1的CMOS器件，其中，PMOS的栅极金属层中的第二阻挡层同时作为PMOS功函数调节层。3.如权利要求1的CMOS器件，其中，第一和/或第二阻挡层材质为TiN。4.如权利要求1的CMOS器件，其中，NMOS功函数调节层的材质包括TiC、TiAl、TiAlC的任一种及其组合。5.如权利要求1的CMOS器件，其中，在每个NMOS和每个PMOS的栅极金属层中，第一阻挡层上还包括刻蚀停止层。6.如权利要求5的CMOS器件，其中，PMOS栅极金属层中刻蚀停止层的厚度小于NMOS栅极金属层中刻蚀停止层的厚度。7.如权利要求1的CMOS器件，其中，填充层的材质为选自Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La的金属单质、或这些金属的合金以及这些金属的氮化物。8.一种CMOS器件制造方法，包括: 在衬底上形成多个假栅极堆叠结构； 在每个假栅极堆叠结构两侧形成栅极侧墙和源漏区； 在衬底上形成层间介质层； 去除多个假栅极堆叠结构，在层间介质层中留下多个NMOS栅极沟槽和多个PMOS栅极沟槽； 在每个NMOS栅极沟槽和每个PMOS栅极沟槽中形成栅极绝缘层； 在多个NMOS栅极沟槽和多个PMOS栅极沟槽中栅极绝缘层上依次形成第一阻挡层、刻蚀停止层、和NMOS功函数调节层； 选择性刻蚀去除多个PMOS栅极沟槽中的NMOS功函数调节层； 在多个NMOS栅极沟槽和多个PMOS栅极沟槽中依次形成第二阻挡层、以及填充层。9.如权利要求8的CMOS器件制造方法，其中，选择性刻蚀去除多个PMOS栅极沟槽中的NMOS功函数调节层的步骤进一步包括:在多个NMOS栅极沟槽中形成临时填充层，暴露多个PMOS栅极沟槽中的NMOS功函数调节层；执行刻蚀工艺，完全去除多个PMOS栅极沟槽中的NMOS功函数调节层。10.如权利要求9的CMOS器件制造方法，其中，执行刻蚀工艺期间，过刻蚀以使得多个PMOS栅极沟槽中的刻蚀停止层厚度小于多个NMOS栅极沟槽中的刻蚀停止层厚度。11.如权利要求8的CMOS器件制造方法，其中，PMOS栅极沟槽中的第二阻挡层同时作为PMOS功函数调节层。12.如权利要求8的CMOS器件制造方法，其中，第一和/或第二阻挡层材质为TiN。13.如权利要求8的CMOS器件制造方法，其中，NMOS功函数调节层的材质包括TiC、TiAl、TiAlC的任一种及其组合。14.如权利要求8的CMOS器件制造方法，其中，填充层的材质为选自Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La的金属单质、或这些金属的合金以及这些金属的氮化物。
【专利摘要】一种CMOS器件，包括多个NMOS和多个PMOS，每个NMOS以及每个PMOS均包括在衬底上的由栅极绝缘层和栅极金属层构成的栅极堆叠、衬底中栅极堆叠两侧的源漏区、以及栅极堆叠下方的沟道区，其中，每个NMOS的栅极金属层包括第一阻挡层、NMOS功函数调节层、第二阻挡层、以及填充层，每个PMOS的栅极金属层包括第一阻挡层、第二阻挡层以及填充层。依照本发明的半导体器件及其制造方法，在PMOS区域中以较厚的顶部阻挡层作为PMOS功函数调节层，简化了PMOS器件金属栅堆叠结构，提高了超短取代栅中金属栅的填充率，极大提高短栅长下MG的CMOS应用性。
【IPC分类】H01L21/8238, H01L27/092
【公开号】CN105529327
【申请号】CN201410568946
【发明人】殷华湘, 杨红, 张严波
【申请人】中国科学院微电子研究所
【公开日】2016年4月27日
【申请日】2014年10月22日