成。例如，第一半导体器件结构170可以经历BEOL处理(例如，第一反向SADP工艺的一个或多个阶段)，这可导致形成第二半导体器件结构172，如本文参考图6-9进一步描述的。第二半导体器件结构172可包括介电材料102、第一硬掩模层104和金属结构120-126。金属结构120-126中的每一者可以基于第一半导体器件结构170的侧壁结构112-118的对应侧壁结构被形成在一位置处。例如，第一金属结构120可以被形成在第一侧壁结构112之下的一位置处，而第一金属结构120的第一宽度可以对应于第一侧壁结构112的第一侧壁宽度。金属结构122-126的宽度和位置可以类似地分别对应于侧壁结构114-118的宽度和位置。
[0044]多个金属结构(诸如金属结构120-126)可以通过将第一反向SADP工艺中的一个或多个步骤应用于多个侧壁结构来形成，该多个侧壁结构诸如第一阶段100的侧壁结构112-118，如本文参考图6-9进一步描述的。例如，第一侧壁结构112可以从第一半导体器件结构170中被移除，并且(在移除之前)一个或多个蚀刻可以被执行以在第一侧壁结构112的位置处形成沟槽。例如，第一侧壁结构112可以被移除以暴露第一硬掩模层104的第一部分。第一硬掩模层104的第一部分可以被蚀刻(诸如在第一蚀刻期间)以暴露介电材料102的第二部分。介电材料102的第二部分可以被蚀刻(诸如在第二蚀刻期间)以形成第一沟槽。第一金属结构120可以被形成在第一沟槽内。金属结构122-126中的每一者可以被类似地形成。例如，侧壁结构114-118可以被移除，并且一个或多个蚀刻(例如，第一蚀刻和第二蚀刻)可以被执行以形成多个沟槽。多个沟槽可包括第一沟槽。侧壁结构122-126可以被形成在多个沟槽内。相应地，金属结构120-126可以在半导体器件的BEOL制造阶段期间(例如，在BEOL处理期间)被形成。
[0045]金属结构120-126的不同集合中金属结构之间的距离可以不同(例如，被改变)。例如，第一金属结构集120-122可对应于第一心轴108，而第二金属结构集可对应于第二心轴110。第一金属结构120与第二金属结构122之间的距离dl可以不同于第三金属结构124与第四金属结构126之间的距离d3。金属结构120-126的不同集合中金属结构之间的距离还可以不同于来自一个金属结构集的金属结构与来自一不同金属结构集的另一金属结构之间的距离。例如，距离d3可以不同于第二金属结构122与第三金属结构124之间的距离d2。作为另一示例，距离dl可以小于距离d3，而距离d3可以小于距离d2。作为另一示例，距离dl、d2和d3可以是相同的距离。
[0046]第二半导体器件结构172可以经历BEOL工艺的附加阶段(未示出)以形成第一反向SADP工艺的半导体器件。作为一个示例，介电材料102的至少一部分可以经历平坦化以暴露金属结构120-126的一个或多个底部表面。相应地，金属结构可以通过多个表面(诸如顶部表面和底部表面)耦合至其他结构或器件。BEOL处理的其他附加阶段可以基于半导体器件的预期功能性来执行。
[0047]在半导体器件的操作期间，金属结构120-126可以根据半导体器件的操作来偏置。金属结构120-126可以耦合至一个或多个其他电路元件、结构、或其他半导体器件。例如，第一金属结构120可以耦合至第一电路元件和第二电路元件。第一金属结构120可以被偏置，从而使得电流经由第一金属结构120从第一电路元件流向第二电路元件。金属结构122-126可以根据半导体器件的操作被类似地耦合和偏置。
[0048]通过使用第一反向SADP工艺来形成具有金属结构120-126的第二半导体器件结构172，金属结构120-126的不同集合中金属结构之间的距离可以在不在制造过程期间使用复杂切割/块掩模或多个掩模的情况下被控制。因而，与复杂切割/块掩模或多个掩模制造技术相比，成本和复杂性被降低，同时实现金属结构120-126的不同集合中金属结构之间的距离不同(例如，被改变)。
[0049]参考图2，用于制造半导体器件的第二工艺的第一阶段的第一解说性图示被描绘并且一般被表示为200。例如，第二工艺可包括第二反向SADP工艺。第二工艺可对应于第一工艺，如参考图1描述的。
[0050]在第一阶段200期间，半导体器件结构可包括介电材料102、第一硬掩模层104和心轴层228。第一硬掩模层104可以被形成在介电材料102上，诸如金属间电介质(ΠΩ))。介电材料102可以被包括在通过第二反向SADP工艺形成的半导体器件的基板内或该基板上(未示出)。第一硬掩模层104可包括硅(Si)或适于提供蚀刻掩模的任何材料。心轴层228可以被形成在第一硬掩模层104上。心轴层228可以是适于在光刻工艺或蚀刻工艺期间将图案转移至第一硬掩模层104的任何材料。心轴层228、第一硬掩模层104、和介电材料102可以各自是不同的材料。替换地，心轴层228、第一硬掩模层104和介电材料102中的一者或多者可以是相同的材料。尽管解说了三层，但一个或多个中间层也可被包括在半导体器件结构中的介电材料102与第一硬掩模层104和/或第一硬掩模层104与心轴层228之间。
[0051]参考图3，在形成一个或多个心轴之后用于制造半导体器件的第二工艺的第二阶段的第二解说性图示被描绘并且一般地被表示为300。心轴108、110可以从图2的心轴层228被形成在第一硬掩模层104上。心轴108、110可以通过使用光刻掩模移除图2的心轴层228的部分来形成。例如，光刻掩模可以定义心轴层228中的心轴108、110。尽管被描述为心轴，但心轴108-110可包括心轴图案、掩模图案、虚设结构、或适于将图案转移至第一硬掩模层104的任何其他结构。尽管示出了两个心轴108、110，但可以形成任何数目的心轴。心轴108、110可具有相同的宽度或不同的宽度。例如，第一心轴108的第一宽度可以小于第二心轴110的第二宽度。
[0052]参考图4，在形成一个或多个侧壁结构之后用于制造半导体器件的第二工艺的第三阶段的第三解说性图示被描绘并且一般地被表示为400。侧壁材料可被应用于图4的心轴108、110中的每一者以形成侧壁结构112-118。例如，第一侧壁结构112和第二侧壁结构114可以被形成在第一心轴108的相对侧壁上(例如，第一心轴108可以在第一侧壁结构112与第二侧壁结构114之间)。作为另一示例，第三侧壁结构116和第四侧壁结构118可以被形成在第二心轴110的相对侧壁上。尽管描述了在心轴108、110中的每一者上形成两个侧壁结构，但单个侧壁结构可以被形成在心轴108、110上。例如，第一心轴108可具有单个侧壁结构，诸如第一侧壁结构112或第二侧壁结构114。
[0053]侧壁结构112-118可以使用薄膜沉积工艺来形成，其中薄膜材料被应用于心轴108、110的侧壁。基于用于形成侧壁结构112-118的薄膜材料，侧壁结构112_118中的每一者的宽度在与制造过程引起的变动相关联的容适之内可以基本上相等。例如，第一侧壁结构112的第一宽度可以在第二侧壁结构114的第二宽度的-0.5纳米到+0.5纳米的范围之内。
[0054]参考图5，在形成第二硬掩模层之后用于制造半导体器件的第二工艺的第四阶段的第四解说性图示被描绘并且一般地被表示为500。第四阶段500可对应于图1的第一阶段100。
[0055]第二硬掩模层106可以被形成在第一硬掩模层104上。例如，第二硬掩模层106可以被形成在第一硬掩模层104的被暴露表面上。第二硬掩模层106可以被形成以毗邻侧壁结构112-118。例如，第二硬掩模层106可以被形成(例如，被定位)在侧壁结构之间，诸如在第二侧壁结构114和第三侧壁结构116之间。第二硬掩模层106也可被定位在沿第一侧壁结构112的一侧以及沿第四侧壁结构118的一侧，如图5中解说的。例如，当单个侧壁结构(诸如第一侧壁结构112)被形成在第一心轴108上时，第二硬掩模层106被形成在沿第一心轴108中与第一侧壁结构112相对的一侧(例如毗邻该相对的一侧)。
[0056]第二硬掩模层106可以使用“自底向上”制造技术来形成。例如，第二硬掩模层106可以被形成在第一硬掩模层104的至少一部分上(例如，之上或上方)。第二硬掩模层106可以不被形成在心轴108、110或侧壁结构112-118上(例如，之上或上方)。相应地，心轴108、110的顶部部分和侧壁结构112-118可以在形成第二硬掩模层106之后保持被暴露。第二硬掩模层106可以被形成在第一硬掩模层104的暴露部分或第一硬掩模层104之上的居间层的暴露部分上。因为第二硬掩模层106使用“自底向上”制造技术来形成，所以在其他制造过程中执行的用于移除或“蚀刻回”第二硬掩模层106的一部分的化学机械平面化(CMP)工艺或蚀刻工艺可以不被用作第二反向SADP工艺的一部分。
[0057]作为解说性示例，第二硬掩模层106可以根据可流动化学气相沉积(FCVD)制造技术来形成。作为另一解说性示例，第二硬掩模层106可以根据旋涂式制造技术或其他“自底向上”制造技术来形成。第二硬掩模层106可以是适于用于“自底向上”制造技术的任何材料。例如，第二硬掩模层106可以是二氧化硅(S12)。第一硬掩模层104和第二硬掩模层106可以是相同的材料或不同的材料。
[0058]参考图6，在移除一个或多个侧壁结构之后用于制造半导体器件的第二工艺的第五阶段的第五解说性图示被描绘并且一般地被表示为600。侧壁结构112-118可以被移除以暴露第一硬掩模层104的部分630-636。例如，侧壁结构112-118可以通过蚀刻、溶解、或其他移除工艺被移除。第一硬掩模层104的部分630-636可以位于通过移除侧壁结构112-118形成的一个或多个腔680-686中。例如，第一硬掩模层104的第一部分630可以位于通过移除第一侧壁结构112形成的第一腔680中，第一硬掩模层104的第二部分632可以位于通过移除第二侧壁结构114形成的第二腔682中，第一硬掩模层104的第三部分634可以位于通过移除第三侧壁结构116形成的第三腔684中，而第一硬掩模层104的第四部分636可以位于通过移除第四侧壁结构118形成的第四腔686中。多个心轴(诸如心轴108、110)在侧壁结构112-118被移除之后可以被保持。例如，在移除侧壁结构112-118之前或期间，心轴108、110可以不被移除。
[0059]参考图7，在执行第一蚀刻之后用于制造半导体器件的第二工艺的第六阶段的第六解说性图不被描绘并且一般地被表不为700。第一蚀刻可以在第一硬掩模层104的部分630-636上执行以扩展腔680-686。心轴108、110和第二硬掩模层106可在第一蚀刻期间用作蚀刻掩模。第一硬掩模层104的第一部分630-636可以在第一蚀刻期间被移除。
[0060]移除部分630-636可以扩展腔680-686并且暴露介电材料102的部分740-746。介电材料102的部分740-746可以位于腔680-686中。例如，介电材料102的第一部分740可以位于通过移除第一硬掩模层104的第一部分630扩展的第一腔680中，介电材料102的第二部分742可以位于通过移除第一硬掩模层104的第二部分632扩展的第二腔682中，介电材料102的第三部分744可以位于通过移除第一硬掩模层104的第三部分634扩展的第三腔684中，而介电材料102的第四部分746可以位于通过移除第一硬掩模层104的第四部分636扩展的第四腔686中。
[0061]参考图8，在执行第二蚀刻之后用于制造半导体器件的第二工艺的第七阶段的第七解说性图示被描绘并且一般地被表示为800。第二蚀刻可以对介电材料102的部分740-746执行以扩展腔680-686并且形成沟槽850-856。第二硬掩模层106、心轴108、110、第一硬掩模层104的剩余部分、或其组合可用作蚀刻掩模，从而使得第二蚀刻移除介电材料102的部分740-746。介电材料102的部分740-746可以在第二蚀刻期间被移除。
[0062]移除介电材料102的部分740-746可以扩展腔680-686并且在介电材料102中形成沟槽850-856。沟槽850-856可以被形成在腔680-686中并且扩展腔680-686。例如，介电材料102的第一部分740可以被移除以形成第一沟槽850，介电材料102的第二部分742可以被移除以形成第二沟槽852，介电材料102的第三部分744可以被移除以形成第三沟槽854，而介电材料102的第四部分746可以被移除以形成第四沟槽856。相应地，沟槽850-856可对应于图4-5的侧壁结构112-118的定位(例如，位置)。
[0063]第二硬掩模层106可以在形成沟槽850-856之前、期间或之后被移除。在形成任何金属结构之前，第二硬掩模层106可以被蚀刻以移除第二硬掩模层106。例如，第二硬掩模层106可以在第一蚀刻期间、在第二蚀刻期间、或者在形成沟槽850-856之后被移除。第二硬掩模层106可以通过蚀刻(例如