Mos型功率器件及其形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，具体涉及一种MOS型功率器件及其形成方法。
【背景技术】
[0002]具有电导调制效应的MOS型功率器件凭借导通压降低，开关速度快等优点，在中高压中高频领域有着广泛的应用。低损耗一直是半导体MOS型功率器件的发展重要目标，更低的导通压降保证MOS型功率器件具有更低的导通损耗。对于具有电导调制效应的MOS型功率器件，近表面的载流子存储技术是降低导通压降的有效手段，其中空穴阻挡层结构是表面载流子存储技术最常见的一种。具体方案是:在器件的N-耐压层内靠近上表面的一部分引入一层比N-掺杂浓度更高的N型掺杂区，该N型掺杂区部分或者完整的覆盖于N-耐压层的表面，即为空穴阻挡层结构，该MOS型功率器件的P阱结构被包围在该空穴阻挡层之内。
[0003]图1为现有的具有空穴阻挡层结构的MOS型功率器件示意图。其中I为N-耐压层，2为空穴阻挡层，3为P型阱区，4为N型源区，5和7为绝缘层，6为栅极，8为器件阴极，9为器件阳极。其中，空穴阻挡层2是一个整体材料层。为保证显著降低导通压降的作用，该空穴阻挡层结构的掺杂浓度往往较高(通常空穴阻挡层2的掺杂浓度比耐压层I的掺杂浓度高出约I到4个数量级)，厚度较厚。根据半导体理论，掺杂浓度越高，电场梯度越大，在空穴阻挡层内电场分布斜率增大，随着耗尽层向N-区延伸，电场迅速下降，导致MOS型功率器件的耐压明显下降，导通压降与耐压互相制约，优化受到限制。
【发明内容】
[0004]本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的目的在于提出一种导通电压低、耐压性能好的MOS型功率器件及其形成方法。
[0005]根据本发明第一方面实施例的MOS型功率器件，可以包括:第一导电类型的耐压层；位于所述耐压层之上的第一导电类型的阻挡层；位于所述阻挡层中的第二导电类型的阱区；位于所述阱区中的第一导电类型的源区；位于所述阻挡层之上的栅极；位于所述栅极和所述阻挡层之上的第一电极；以及位于所述耐压层之下的第二电极，其中，所述阻挡层包括多层阻挡子层，其中，第一层阻挡子层包裹所述阱区，第i+ι层阻挡子层包裹第i层阻挡子层，i为正整数，所述第i层阻挡子层的掺杂浓度大于所述第i+ι层阻挡子层的掺杂浓度。
[0006]根据本发明实施例的MOS型功率器件中，阻挡层为多层结构且各层的掺杂浓度渐变，相当于提供了载流子的多个势垒，起到比单个势垒更好的阻挡效果，显著降低了导通压降。同时，掺入的杂质总量比现有技术的整体结构阻挡层要低，不会明显恶化器件的耐压，缓解了导通压降与耐压能力之间的制约。
[0007]另外，根据本发明上述实施例的MOS型功率器件还可以具有如下附加的技术特征:
[0008]在本发明的一个实施例中，所述阻挡层中的多层阻挡子层是通过多次扩散工艺形成的。
[0009]在本发明的一个实施例中，所述第一导电类型为N型、第二导电类型为P型时，所述阻挡层为空穴阻挡层，所述第一电极为器件阴极，所述第二电极为器件阳极。
[0010]在本发明的一个实施例中，所述阻挡层包括2至3层阻挡子层。
[0011]在本发明的一个实施例中，与所述耐压层相接触的阻挡子层的掺杂浓度为所述耐压层的掺杂浓度的10-100倍，并且，所述第i层阻挡子层的掺杂浓度为所述第i+Ι层阻挡子层的掺杂浓度的10-100倍。
[0012]在本发明的一个实施例中，还包括:位于所述栅极与所述阻挡层、所述阱区以及所述源区之间的第一绝缘层，以及，位于所述栅极与所述第一电极之间的第二绝缘层。
[0013]根据本发明第二方面实施例的MOS型功率器件的形成方法，可以包括步骤:形成第一导电类型的耐压层；在所述耐压层之上形成第一导电类型的阻挡层；在所述阻挡层中形成第二导电类型的阱区；在所述阱区中形成第一导电类型的源区；在所述阻挡层之上形成栅极；在所述栅极和所述阻挡层之上形成第一电极；以及在所述耐压层之下形成第二电极，其中，所述阻挡层包括多层阻挡子层，第一层阻挡子层包裹所述阱区，第i+Ι层阻挡子层包裹第i层阻挡子层，i为正整数，其中，所述第i层阻挡子层的掺杂浓度大于所述第i+1层阻挡子层的掺杂浓度。
[0014]根据本发明实施例的方法得到的MOS型功率器件中，阻挡层为多层结构且各层的掺杂浓度渐变，相当于提供了载流子的多个势垒，起到比单个势垒更好的阻挡效果，显著降低了导通压降。同时，掺入的杂质总量比现有技术的整体结构阻挡层要低，不会明显恶化器件的耐压，缓解了导通压降与耐压能力之间的制约。
[0015]另外，根据本发明上述实施例的MOS型功率器件的形成方法还可以具有如下附加的技术特征:
[0016]在本发明的一个实施例中，形成所述阻挡层具体包括:通过外延工艺在所述耐压层之上，或者，通过扩散工艺在所述耐压层顶部，形成位置最外围且掺杂浓度最低的阻挡子层；在已形成的第i+ι层阻挡子层内部，通过扩散工艺形成位置更加中央且掺杂浓度更高的第i层阻挡子层。
[0017]在本发明的一个实施例中，所述第一导电类型为N型、第二导电类型为P型时，所述阻挡层为空穴阻挡层，所述第一电极为器件阴极，所述第二电极为器件阳极。
[0018]在本发明的一个实施例中，所述阻挡层包括2至3层阻挡子层。
[0019]在本发明的一个实施例中，与所述耐压层相接触的阻挡子层的掺杂浓度为所述耐压层的掺杂浓度的10-100倍，并且，所述第i层阻挡子层的掺杂浓度为所述第i+Ι层阻挡子层的掺杂浓度的10-100倍。
[0020]在本发明的一个实施例中，还包括步骤:在所述栅极与所述阻挡层、所述阱区以及所述源区之间形成第一绝缘层，以及，在所述栅极与所述第一电极之间形成第二绝缘层。
【附图说明】
[0021]图1是现有技术的MOS型功率器件的结构示意图。
[0022]图2是本发明实施例的MOS型功率器件的结构示意图。
[0023]图3是本发明实施例的具有双层结构空穴阻挡层的MOS型功率器件的结构示意图。
[0024]图4是本发明实施例的MOS型功率器件的形成方法的流程示意图。
[0025]图5a_5g是图3所示的MOS型功率器件的形成方法的具体过程示意图。
【具体实施方式】
[0026]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
[0027]本发明实施例的MOS型功率器件如图2所示，可以包括以下部分:第一导电类型的耐压层I ;位于耐压层I之上的第一导电类型的阻挡层；位于阻挡层中的第二导电类型的阱区3 ;位于阱区3中的第一导电类型的源区4 ;位于阻挡层之上的第一绝缘层5 ;位于第一绝缘层5之上的栅极6 ;覆盖在栅极6上方的第二绝缘层7 ;位于器件顶部的第一电极8 ;以及位于耐压层I之下的第二电极9。其中，阻挡层包括X层阻挡子层，沿着从阱区3至耐压层I的方向分别标记为2-1、…、2-1、…、2-x，其中1、X均为正整数。其中，第一层阻挡子层位于阱区3的底部和外围，完整地包裹阱区3。第i+Ι层阻挡子层包裹第i层阻挡子层，第i层阻挡子层的掺杂浓度大于第i+Ι层阻挡子层的掺杂浓度。换言之，多个阻挡子层逐层包裹，且内部阻挡子层的掺杂浓度大于外部阻挡子层的掺杂浓度。需要说明的是，该实施例的MOS型功率器件中，第一绝缘层5和第二绝缘层7为可选结构，在其他实施例中也可以通过其他方式来实现栅极6与相邻区域的绝缘，此为本领域技术人员已知知识，本文不赘述。
[0028]本发明上述实施例的MOS型功率器件中，阻挡层为多层结构且各层的掺杂浓度渐变，相当于提供了载流子的多个势垒，起到比单个势垒更好的阻挡效果，显著降低了导通压降。同时，掺入的杂质总量比现有技术的整体结构阻挡层要低，不会明显恶化器件的耐压，缓解了导通压降与耐压能力之间的制约。
[0029]可选地，第一导电类型为N型、第二导电类型为P型时，阻挡层为空穴阻挡层，第一电极8为器件阴极，第二电极9为器件阳极。需要说明的是，本发明的其他实施例中也可以为相反的情况(即第一导电类型为P型、第二导电类型为N型)，相关细节本文不赘述。
[0030]可选地，阻挡层中的多层阻挡子层是通过多次扩散工艺形成的。
[0031]可选地，阻挡层包括2至3层阻挡子层。阻挡层中的子层数目太多则工艺复杂，但是进一步优化效果有限，因此阻挡层中的阻挡子层数目应当适中。
[0032]可选地，与耐压层I相接触的阻挡子层(参见图中的第X层阻挡子层2-x)的掺杂浓度为耐压层I的掺杂浓度的10-100倍，并且，第i层阻挡子层的掺杂浓度为第i+ι层阻挡子层的掺杂浓度的10-100倍。研究表明，采用上述掺杂浓度梯度时，优化效果最好。
[0033]为使读者更好地理解，图3示出了本发明实施例的具有双层结构空穴阻挡层的MOS型功率器件的结构示意图。该MOS型功率器件包括:N-耐压层301、第一空穴阻挡子层302a和第二空穴阻挡子层302b、P型阱区303、N型源区304、二氧化硅材料的第一绝缘层305、多晶硅材料的栅极306、二氧化硅材料的第二绝缘层307、铝阴极308以及金属阳极309。其中，N-耐压层301的掺杂浓度为113-1O14Cm 3。第一空穴阻挡子层302a的掺杂浓度比N-耐压层301中高10-100倍，约为114-1O15Cm 3。第二空穴阻挡子层302b的掺杂浓度比第一空穴阻挡子层302a中高10-100倍，约为115-1O17Cm 3。P型阱区303的掺杂浓度约为116-1O18Cm 3高，N型源区3