和电子元件包括沿着所述半导体衬底的所述第一主侧形成绝缘栅双极型晶体管的发射区、阱区和所述绝缘栅双极型晶体管的栅电极，其中所述阱区具有与所述发射区相反的导电类型；
[0079]所述工艺进一步包括:
[0080]在形成所述发射区和所述栅电极之后并且在减薄所述半导体衬底之前覆盖所述半导体衬底的所述第一主侧；
[0081]沿着所述沟槽的所述远端表面形成掺杂区，其中所述掺杂区具有与所述场停止区的导电类型相反的导电类型；
[0082]形成电连接到所述掺杂区且位于所述沟槽内的导电层，其中所述掺杂区被设置在所述场停止区和所述导电结构之间；和
[0083]形成到所述发射区和所述栅电极的互连。
[0084]项目14、一种形成电子器件的工艺，包括:
[0085]提供具有第一主侧、与所述第一主侧相对的第二主侧和沿着所述第一主侧至少部分地位于所述半导体衬底内的电子元件的半导体衬底；
[0086]沿着所述第二主侧减薄所述半导体衬底；
[0087]选择性移除沿着所述第二主侧的所述半导体衬底的一部分以限定仅部分地穿过所述半导体衬底的厚度延伸的沟槽，其中选择性移除在减薄所述半导体衬底之后执行；
[0088]形成到所述电子元件的互连，其中形成所述互连在减薄所述半导体衬底之后执行。
[0089]项目15、如项目14所述的工艺，进一步包括在选择性移除所述半导体衬底的所述部分之后并且在形成所述互连之前邻近所述沟槽形成场停止区。
[0090]项目16、如项目15所述的工艺，进一步包括沿着所述沟槽的远端表面形成掺杂区，其中:
[0091]所述掺杂区具有与所述场停止区的导电类型相反的导电类型；和
[0092]所述场停止区被设置在所述掺杂区和所述半导体衬底的所述第一主侧之间。
[0093]项目17、如项目16所述的工艺，进一步包括形成电连接到掺杂区的沟槽内的导电材料。
[0094]项目18、一种电子器件，包括:
[0095]半导体衬底，具有第一主侧、与所述第一主侧相对的第二主侧和沿着所述第一主侧的第一主表面；
[0096]电子元件区；
[0097]邻近所述电子元件区的第一外围区，其中所述第一外围区内的半导体衬底比所述电子元件区内的半导体衬底厚；和
[0098]沿着所述第二主侧位于沟槽内的导电结构，其中所述沟槽从所述第二主表面朝向所述第一主表面延伸，其中所述导电结构在所述电子元件区内并且包括横向围绕所述沟槽内支柱形式的所述半导体衬底的一部分的导电材料。
[0099]项目19、如项目18所述的电子器件，其中所述电子元件包括功率晶体管。
[0100]项目20、如项目18所述的电子器件，其中所述电子元件包括绝缘栅双极型晶体管。
[0101]注意到不是一般性描述或举例的上述所有活动都被需要，具体活动的一部分可能不被需要，除了那些描述之外，一个或多个进一步活动可以被执行。更进一步地，列出的活动的顺序不一定是活动执行的顺序。
[0102]益处、其他优势和解决问题的方案已经关于具体实施例在上文中描述。然而，益处、优势、解决问题的方案，和可能导致任何好处、优势或解决方案发生或变得更明显的任何特征不应被解释为任意或所有权利要求的关键的、必需的或本质的特征。
[0103]本文中描述的实施例的说明书和示例意在提供各种实施例的结构的一般理解。说明书和示例并非意在作为使用本文中描述的结构或方法的系统和设备的所有要素和特征的详尽和全面的描述。分开的实施例也可以提供与单个实施例结合，相反地，为了简便起见，在单个实施例上下文中描述的多个特征也可以分开地或以任意再组合提供。此外，在范围内规定的参考值包括范围内的每一个值。仅在阅读本说明书之后，许多其他实施例对本领域技术人员来说可能是显而易见的。可以从本公开使用或推导其他实施例，以使得可以在不脱离本公开的范围的情况下做出结构性替代、逻辑性替代或其他变化。因此，本公开要被认为是说明性的而非限制性的。
【主权项】
1.一种形成电子器件的工艺，包括: 提供半导体衬底，所述半导体衬底具有第一主侧和沿着所述第一主侧至少部分地位于所述半导体衬底内的电子元件； 减薄所述半导体衬底以限定沿着与所述第一主侧相对的第二主侧的第二主表面；选择性移除沿着所述第二主侧的所述半导体衬底的一部分以限定具有远端表面的沟槽，其中: 所述沟槽从所述第二主表面延伸并且仅部分地穿过所述半导体衬底的厚度；和 选择性地移除在减薄所述半导体衬底之后执行；和 邻近所述沟槽的远端表面形成掺杂区，其中形成掺杂区在减薄所述半导体衬底之后沿着所述半导体衬底的所述第二主侧执行。2.如权利要求1所述的工艺，进一步包括在减薄所述半导体衬底之前形成到所述电子元件的接触开口。3.如权利要求1所述的工艺，其中: 所述掺杂区包括场停止区；和 所述工艺进一步包括沿着所述沟槽的所述远端表面形成集电区，其中所述集电区具有与所述场停止区的导电类型相反的导电类型，所述场停止区被设置在所述集电区和所述半导体衬底的所述第一主侧之间。4.如权利要求1所述的工艺，其中: 选择性移除限定具有从所述沟槽的所述远端表面延伸的支柱形式的部分半导体衬底的沟槽；和 所述工艺进一步包括在所述沟槽内形成导电结构，其中所述导电层包括横向围绕所述支柱的导电材料。5.如权利要求1所述的工艺，其中: 提供所述半导体衬底和电子元件包括沿着所述半导体衬底的所述第一主侧形成绝缘栅双极型晶体管的发射区、阱区和所述绝缘栅双极型晶体管的栅电极，其中所述阱区具有与所述发射区相反的导电类型； 所述工艺进一步包括: 在形成所述发射区和所述栅电极之后并且在减薄所述半导体衬底之前覆盖所述半导体衬底的所述第一主侧； 沿着所述沟槽的所述远端表面形成掺杂区，其中所述掺杂区具有与所述场停止区的导电类型相反的导电类型； 形成电连接到所述掺杂区且位于所述沟槽内的导电层，其中所述掺杂区被设置在所述场停止区和所述导电结构之间；和 形成到所述发射区和所述栅电极的互连。6.如权利要求1至5的任意一个所述的工艺，其中所述电子元件包括绝缘栅双极型晶体管的至少一部分。7.一种形成电子器件的工艺，包括: 提供具有第一主侧、与所述第一主侧相对的第二主侧和沿着所述第一主侧至少部分地位于所述半导体衬底内的电子元件的半导体衬底； 沿着所述第二主侧减薄所述半导体衬底； 选择性移除沿着所述第二主侧的所述半导体衬底的一部分以限定仅部分地穿过所述半导体衬底的厚度延伸的沟槽，其中选择性移除在减薄所述半导体衬底之后执行； 形成到所述电子元件的互连，其中形成所述互连在减薄所述半导体衬底之后执行。8.如权利要求7所述的工艺，进一步包括: 在选择性移除所述半导体衬底的所述部分之后并且在形成所述互连之前邻近所述沟槽形成场停止区；和 沿着所述沟槽的远端表面形成掺杂区，其中: 所述掺杂区具有与所述场停止区的导电类型相反的导电类型；和 所述场停止区被设置在所述掺杂区和所述半导体衬底的所述第一主侧之间。9.一种电子器件，包括: 半导体衬底，具有第一主侧、与所述第一主侧相对的第二主侧和沿着所述第一主侧的第一主表面； 电子元件区； 邻近所述电子元件区的第一外围区，其中所述第一外围区内的半导体衬底比所述电子元件区内的半导体衬底厚；和 沿着所述第二主侧位于沟槽内的导电结构，其中所述沟槽从所述第二主表面朝向所述第一主表面延伸，其中所述导电结构在所述电子元件区内并且包括横向围绕所述沟槽内支柱形式的所述半导体衬底的一部分的导电材料。10.如权利要求9所述的电子器件，其中所述电子元件包括绝缘栅双极型晶体管。
【专利摘要】本发明涉及具有电子元件的电子器件和形成工艺。在实施例中，形成电子器件的工艺可以包括提供具有第一主侧和至少部分地在沿着第一主侧的半导体衬底内的电子元件的半导体衬底；工艺可以进一步包括减薄半导体衬底以限定沿着与第一主侧相对的第二主侧的第二主表面；选择性移除沿着第二主侧的半导体衬底的一部分以限定具有远端表面的沟槽。工艺可以进一步包括形成邻近沟槽或在沟槽内的特征。特征可以包括掺杂区、导电结构等。在另一个实施例中，电子器件可以包括半导体衬底和沟槽内的导电结构。导电层可以横向围绕沟槽内的支柱。
【IPC分类】H01L29/739, H01L21/331
【公开号】CN105702576
【申请号】CN201510638881
【发明人】G·M·格里瓦纳
【申请人】半导体元件工业有限责任公司
【公开日】2016年6月22日
【申请日】2015年9月29日
【公告号】US20160172464