一种沟槽mosfet结构的制作方法
【技术领域】
[0001]本实用新型属于电子器件领域，涉及一种沟槽MOSFET结构。
【背景技术】
[0002]对于通常用在电力电子系统和电源管理中的半导体器件而言，功率金属氧化物半导体场效应晶体管 MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor)，或绝缘栅场效应晶体管，被广泛引入。
[0003]沟槽型功率MOSFET是继MOSFET之后新发展起来的高效、功率开关器件，它采用沟槽型栅极结构场效应管，它不仅继承了 MOS场效应管输入阻抗高(多108Ω)、驱动电流小(0.1yA左右)的优点，还具有耐压高、工作电流大、输出功率高、跨导线性好、开关速度快等优良特性。正是由于它将电子管与功率晶体管的优点集于一身，因此在开关电源、逆变器、电压放大器、功率放大器等电路中获得广泛应用。因此，高击穿电压、大电流、低导通电阻是功率MOSFET的最为关键的指标。但是对功率MOSFET来说，几乎不可以同时获得高击穿电压和低导通电阻，从而达到在大电流工作时较小的功耗的目的，需要在击穿电压和导通电阻两个指标上互相妥协。
[0004]为了尽可能优化器件结构达到较高的击穿电压和低导通电阻的目的，分裂栅沟槽功率场效应管(Split Gate M0SFET)应运而生。其主要是通过在沟槽下部集成一个与源极短接的屏蔽栅的场板效应来提高击穿电压。因此，在相同击穿电压的要求下，可以通过增大硅外延层的掺杂浓度来降低功率MOSFET的导通电阻，从而降低大电流工作时的功耗。
[0005]如今，功率器件的元胞区已经能够通过设计使其达到较高的耐压水平，但是在实际的生产过程中，还需要考虑晶体管的边缘区域，对于垂直器件来说，一个芯片的边缘部分的元胞除了要承受垂直方向上的电压外还要承受水平方向上的电压，因此器件的终端边缘区域成为制约整个器件击穿电压的一个不可忽视的因素。
[0006]因此，提供一种新的沟槽MOSFET结构，以提高中压MOSFET终端区的耐压能力，从而提高晶体管的整体耐压能力，成为本领域技术人员亟待解决的一个重要技术问题。
【实用新型内容】
[0007]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种沟槽MOSFET结构，用于解决现有技术中沟槽MOSFET结构的终端区耐压能力不高的问题。
[0008]为实现上述目的及其他相关目的，本实用新型提供一种沟槽MOSFET结构，包括N型重掺杂衬底及形成于所述N型重掺杂衬底上的N型轻掺杂外延层；所述N型轻掺杂外延层中形成有若干元胞区沟槽结构及若干终端区沟槽结构，其中:至少一个终端区沟槽结构底部连接有P型掺杂结构。
[0009]可选地，所有终端区沟槽结构底部均连接有P型掺杂结构。
[0010]可选地，所述终端区沟槽结构包括形成于沟槽内表面的沟槽氧化层及填充于沟槽内的多晶硅层。
[0011]可选地，所述沟槽氧化层42的厚度范围优选为2000?6000埃。
[0012]可选地，所述元胞区沟槽结构包括形成于沟槽内表面的栅氧化层及填充于沟槽内的多晶硅层。
[0013]可选地，所述元胞区沟槽结构为分裂栅，包括屏蔽栅及形成于所述屏蔽栅上方的控制栅，所述屏蔽栅与所述控制栅之间通过绝缘层隔离。
[0014]可选地，所述N型轻掺杂外延层包括第一 N型轻掺杂层及第二 N型轻掺杂层，其中，所述P型掺杂结构形成于所述第一 N型轻掺杂层中，从所述第一 N型轻掺杂层上表面往下延伸预设距离；所述终端区沟槽结构形成于所述第二 N型轻掺杂层中，从所述第二 N型轻掺杂层上表面往下延伸至所述第一 N型轻掺杂层上表面。
[0015]可选地，所述第一 N型轻掺杂层的掺杂浓度大于或等于所述第二 N型轻掺杂层的掺杂浓度，或所述第一 N型轻掺杂层的掺杂浓度小于所述第二 N型轻掺杂层的掺杂浓度。
[0016]如上所述，本实用新型的沟槽MOSFET结构，具有以下有益效果:(1)本实用新型通过在终端区沟槽结构底部形成P型掺杂结构，所述P型掺杂结构能够降低其所在区域的N型掺杂浓度，从而增大器件工作时该区域的耗尽程度，有助于提升中压MOSFET( > 150V)终端区的耐压能力；(2)终端区沟槽结构的沟槽氧化层采用厚氧化层(2000?6000埃)，可以进一步提高终端区耐压能力；(3)元胞区沟槽结构既可采用常规的沟槽栅结构，也可以采用耐压能力更高的分裂栅结构，从而满足不同的性能要求。
【附图说明】
[0017]图1显示为本实用新型的沟槽MOSFET结构在实施例一中的剖视图。
[0018]图2显示为本实用新型的沟槽MOSFET结构在实施例二中的剖视图。
[0019]图3显示为在N型重掺杂衬底上外延第一 N型轻掺杂层的示意图。
[0020]图4显示为在第一 N型轻掺杂层表面形成掩膜层并在掩膜层中形成开口的示意图。
[0021]图5显示为进行P型离子注入形成P型掺杂结构的示意图。
[0022]图6显示为在第一 N型轻掺杂层表面外延第二 N型轻掺杂层并在第二 N型轻掺杂层中形成沟槽的示意图。
[0023]元件标号说明
[0024]I元胞区
[0025]II终端区
[0026]IN型重掺杂衬底
[0027]2N型轻掺杂外延层
[0028]21第一 N型轻掺杂层
[0029]22第二 N型轻掺杂层
[0030]3元胞区沟槽结构
[0031]31栅氧化层
[0032]32，42多晶硅层
[0033]33屏蔽栅
[0034]34控制栅
[0035]35绝缘层
[0036]4终端区沟槽结构
[0037]41沟槽氧化层
[0038]5P型掺杂结构
[0039]6掩膜层
[0040]7开口
[0041]8沟槽
【具体实施方式】
[0042]以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
[0043]请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0044]实施例一
[0045]本实用新型提供一种沟槽MOSFET结构，请参阅图1，显示为该结构的剖视图，包括N型重掺杂衬底I及形成于所述N型重掺杂衬底I上的N型轻掺杂外延层2 ;所述N型轻掺杂外延层2中形成有若干元胞区沟槽结构3及若干终端区沟槽结构4，其中:至少一个终端区沟槽结构4底部连接有P型掺杂结构5。
[0046]所述元胞区沟槽结构3位于沟槽MOSFET结构的元胞区I，所述终端区沟槽结构4位于沟槽MOSFET结构的终端区II。
[0047]具体的，所述N型重掺杂衬底I作为沟槽MOSFET结构的漏区，所述N型轻掺杂外延层2作为沟槽MOSFET结构的漂移区。需要说明的是，沟槽MOSFET结构还包括沟道区(一般位于相邻元胞区沟槽结构之间，并位于漂移区上部，为P型掺杂)、源区(一般位于沟道区两端并与元胞区沟槽结构接触，为N型重掺杂)、栅极金属线(作用是将各栅极连接起来)等部件(未图示)，其结构及分布为本领域技术人员所熟知，此处不再赘述。
[0048]具体的，所述N型轻掺杂外延层2可分为上下两层，自下而上依次为第一 N型轻掺杂层及第二 N型轻掺杂层，所述第一 N型轻掺杂层与所述第二 N型轻掺杂层的浓度可以相同，也可以不同，即所述第一 N型轻掺杂层的掺杂浓度可以大于或等于所述第二 N型轻掺杂层的掺杂浓度，也可以小于所述第二 N型轻掺杂层的掺杂浓度，可根据具体需求进行调整。其中，所述P型掺杂结构5形成于所述第一 N型轻掺杂层中，从所述第一 N型轻掺杂层上表面往下延伸预设距离；所述终端区沟槽结构4形成于所述第二 N型轻掺杂层中，从所述第二N型轻掺杂层上表面往下延伸至所述第一 N型轻掺杂层上表面。
[0049]具体的，所述终端区沟槽结构4包括形成于沟槽内表面的沟槽氧化层41及填充于沟槽内的多晶硅层42。所述沟槽氧化层42采用厚氧化层，可以提高终端区的耐压能力。本实施例中，所述沟槽氧化层42的厚度范围优选为2000?6000埃。所述元胞区沟槽结构3包括形成于沟槽内表面的栅氧化层31及填充于沟槽内的多晶硅层32。
[0050]特别的，所述终端区沟槽结构4底部的P型掺杂结构5能够降低其所在区域的N型掺杂浓度，从而增大器件工作时终端区沟槽结构表面的耗尽程度，有助于提升中压MOSFET( > 150V)终端区的耐压能力。所述P型掺杂结构5的宽度小于或等于所述终端区沟槽结构4的宽度，图1显示的为所述P型掺杂结构5的宽度略小于所述终端区4的宽度的情形。
[0051]一般情况下，终端区II包括多