装的一个实施例的截面图。图13展示的实施例与图11展示的实施例基本相同，不同之处在于:覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0102]图14展示本实用新型的芯片级封装的一个实施例的截面图。图14展示的实施例与图11展示的实施例基本相同，不同之处在于:图14的实施例的透明的生长衬底71的第一主表面上形成向覆盖物方向突起的粗化结构72。
[0103]图15展示本实用新型的芯片级封装的一个实施例的截面图。图15展示的实施例与图14展示的实施例基本相同，不同之处在于:覆盖物24的第一主表面25上形成向外部突起的粗化结构26。
[0104]图16展示本实用新型的芯片级封装的一个实施例的截面图。图16展示的实施例与图14展示的实施例基本相同，不同之处在于:覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0105]图17展示本实用新型的芯片级封装的一个实施例的截面图。图17展示的实施例与图11展示的实施例基本相同，不同之处在于:图17的实施例的透明的生长衬底81的第一主表面上形成向内部凹陷的粗化结构82。
[0106]图18展示本实用新型的芯片级封装的一个实施例的截面图。图18展示的实施例与图17展示的实施例基本相同，不同之处在于:覆盖物24的第一主表面25上形成向外部突起的粗化结构26。
[0107]图19展示本实用新型的芯片级封装的一个实施例的截面图。图19展示的实施例与图17展示的实施例基本相同，不同之处在于:覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0108]注意:图2至图19中，覆盖物覆盖第一和第二金属电极的侧面，覆盖物也可以不覆盖第一和第二金属电极的侧面。
[0109]图20展示本实用新型的芯片级封装的金属化支持衬底的一个实施例的截面图。第二电极101和111分别形成在金属化支持衬底100的两个主表面上，第一电极102和112分别形成在支持衬底100的两个主表面上。第二电极101和111通过导电体121形成电连接，第一电极102和112通过导电体122形成电连接。
[0110]图21展示本实用新型的芯片级封装的一个实施例的截面图。图21展示的实施例与图2展示的实施例基本相同，不同之处在于:第二金属电极5和第一金属电极4分别与金属化支持衬底100的第二电极101和第一电极102电连接。覆盖物14的底部16与支持衬底100的表面相接触。
[0111]图22展示本实用新型的芯片级封装的一个实施例的截面图。图22展示的实施例与图21展示的实施例基本相同，不同之处在于:图22的实施例的覆盖物24的第一主表面25上形成向外部突起的粗化结构26。
[0112]图23展示本实用新型的芯片级封装的一个实施例的截面图。图23展示的实施例与图21展示的实施例基本相同，不同之处在于:图23的实施例的覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0113]图24展示本实用新型的芯片级封装的一个实施例的截面图。图24展示的实施例与图21展示的实施例基本相同，不同之处在于:图24的实施例的外延层41的第一主表面上形成向覆盖物14方向突起的粗化结构42。
[0114]图25展示本实用新型的芯片级封装的一个实施例的截面图。图25展示的实施例与图24展示的实施例基本相同，不同之处在于:图25的实施例的覆盖物24的第一主表面25上形成向外部突起的粗化结构26。
[0115]图26展示本实用新型的芯片级封装的一个实施例的截面图。图26展示的实施例与图24展示的实施例基本相同，不同之处在于:图26的实施例的覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0116]图27展示本实用新型的芯片级封装的一个实施例的截面图。图27展示的实施例与图21展不的实施例基本相同，不同之处在于:图27的实施例的外延层51的第一主表面上形成向内部凹陷的粗化结构52。
[0117]图28展示本实用新型的芯片级封装的一个实施例的截面图。图28展示的实施例与图27展示的实施例基本相同，不同之处在于:覆盖物24的第一主表面25上形成向外部突起的粗化结构26。
[0118]图29展示本实用新型的芯片级封装的一个实施例的截面图。图29展示的实施例与图27展示的实施例基本相同，不同之处在于:覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0119]图30展示本实用新型的芯片级封装的一个实施例的截面图。图30展示的实施例与图21展示的实施例基本相同，不同之处在于:图30的外延层11的第一主表面12和覆盖物14之间层叠透明的生长衬底61。生长衬底61具有第一主表面62和侧面63。覆盖物14覆盖生长衬底61的第一主表面62和侧面63。覆盖物14的底部16接触支持衬底100。
[0120]图31展示本实用新型的芯片级封装的一个实施例的截面图。图31展示的实施例与图30展示的实施例基本相同，不同之处在于:图31的实施例的覆盖物24的第一主表面25上形成向外部突起的粗化结构26。
[0121]图32展示本实用新型的芯片级封装的一个实施例的截面图。图32展示的实施例与图30展示的实施例基本相同，不同之处在于:图32的实施例的覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0122]图33展示本实用新型的芯片级封装的一个实施例的截面图。图33展示的实施例与图30展示的实施例基本相同，不同之处在于:图33的实施例的透明的生长衬底71的第一主表面上形成向覆盖物14方向突起的粗化结构72。
[0123]图34展示本实用新型的芯片级封装的一个实施例的截面图。图34展示的实施例与图33展示的实施例基本相同，不同之处在于:覆盖物24的第一主表面25上形成向外部突起的粗化结构26。
[0124]图35展示本实用新型的芯片级封装的一个实施例的截面图。图35展示的实施例与图33展示的实施例基本相同，不同之处在于:覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0125]图36展示本实用新型的芯片级封装的一个实施例的截面图。图36展示的实施例与图30展示的实施例基本相同，不同之处在于:图36的实施例的透明的生长衬底81的第一主表面上形成向内部凹陷的粗化结构82。
[0126]图37展示本实用新型的芯片级封装的一个实施例的截面图。图37展示的实施例与图36展示的实施例基本相同，不同之处在于:覆盖物24的第一主表面25上形成向外部突起的粗化结构26。
[0127]图38展示本实用新型的芯片级封装的一个实施例的截面图。图38展示的实施例与图36展示的实施例基本相同，不同之处在于:覆盖物34的第一主表面35上形成向内部凹陷的粗化结构36。
[0128]图39a展示本实用新型的粗化结构的具体实施例的截面图。向上突起的粗化结构142形成在物体141的表面上。粗化结构142的顶部也可以不是尖的，可以是圆弧面，也可以是平面。
[0129]注意物体”表示，外延层，或者生长衬底，或者覆盖物。
[0130]图39b展示本实用新型的粗化结构的具体实施例的截面图。向下凹陷的粗化结构145形成在物体141的表面上。粗化结构145的底部也可以不是尖的，可以是圆弧面，也可以是平面。
[0131]图39c展示图39a和图39b的具体实施例的俯视图。粗化结构144是圆锥形结构，形成在物体141的表面上。粗化结构144即可以是表示图39a的向上突起的粗化结构142的俯视图，也可以是表示图39b的向下凹陷的粗化结构145的俯视图。
[0132]图39d展示图39a和图39b的具体实施例的俯视图。粗化结构143是金字塔形结构，形成在物体141的表面上。粗化结构143即可以是表示图39a的向上突起的粗化结构142的俯视图，也可以是表示图39b的向下凹进去的粗化结构145的俯视图。
[0133]图40a展示本实用新型的粗化结构的具体实施例的截面图。在物体151的表面上形成向上突起的多面锥形粗化结构152。粗化结构152的顶部也可以不是尖的，可以是圆弧面，也可以是平面。
[0134]图40b展示本实用新型的粗化结构的具体实施例的截面图。在物体151的表面上形成向下凹陷的多面锥形粗化结构153。粗化结构153的底部也可以不是尖的，可以是圆弧面，也可以是平面。
[0135]图40c展示图40a和图40b的具体实施例的俯视图。粗化结构154是多面体锥型阵列结构，形成在覆盖物151的表面上。粗化结构154即可以是表示图40a的向上突起的多面体锥型粗化结构152的俯视图，也可以是表示图40c的向下凹陷的多面体锥型粗化结构153的俯视图。
[0136