叠层芯片封装结构的制作方法
【技术领域】
[0001]本实用新型涉及芯片封装技术领域，尤其涉及一种叠层芯片封装结构。
【背景技术】
[0002]芯片封装是将芯片包裹在封装料中，从而将半导体材料与外界环境隔开并且提供与外部电路的电连接的工艺。在芯片封装工艺之后形成的封装组件即可以在市场销售的芯片广品O
[0003]随着人们对集成电路的集成度需求的提高，将多块芯片集成封装在封装料中成为现阶段的研究热点。现有的一种常见的叠层芯片封装结构中通常包括预先制定的引线框架，叠层芯片封装结构中的上下两层芯片上的电极均通过导电凸块或键合引线与引线框架的引脚电连接，然后塑封体囊封芯片。
[0004]上述叠层芯片封装结构需要用到预先制定的引线框架来承载芯片以及引出芯片的电极，且上层芯片上的电极通常只能与位于下层芯片周围的引脚电连接。因此，这种叠层芯片封装结构的封装面积大，集成度低，且封装设计的灵活度低，限制了芯片上电极的布局的灵活性。
[0005]期望研究出新的叠层芯片封装结构，以进一步提高集成电路的集成度以及封装的灵活性。
【实用新型内容】
[0006]有鉴于此，本实用新型提供了一种叠层芯片封装结构，以提高集成电路的集成度以及封装的灵活性设计。
[0007]—种叠层芯片封装结构，其特征在于，包括:
[0008]第一芯片，所述第一芯片的有源面上设置有多个焊盘，
[0009]第二芯片，所述第二芯片的有源面朝向所述第一芯片的有源面，
[0010]第一导电通道，由所述第二芯片的背面延伸至所述第二芯片中的器件处或延伸至所述第二芯片的有源面处，所述第二芯片的背面与所述第二芯片的有源面相对，
[0011]所述第二芯片中的器件或延伸至所述第二芯片的有源面处的第一导电通道通过导电凸块与部分所述焊盘电连接，
[0012]第二导电通道，所述第二导电通道与所述第一导电通道电连接，并部分裸露至所述叠层芯片封装结构的表面，以将所述第一芯片和/或第二芯片的部分电极排布至所述叠层芯片封装结构的表面，
[0013]第三导电通道，所述第三导电通道与部分所述焊盘电连接，并部分裸露至所述叠层芯片封装结构的表面，以将所述第一芯片和/或第二芯片的部分电极排布至所述叠层芯片封装结构的表面，
[0014]塑封体，所述塑封体囊封由所述第一芯片、第二芯片、导电凸块、第二导电通道以及第三导电通道构成的组件。
[0015]优选的，所述第一导电通道包括导电孔和填充在导电孔中的导电材料。
[0016]优选的，延伸至所述第二芯片的有源面处的第一导电通道还包括与所述导电孔电连接的焊接面，所述焊接面裸露在所述第二芯片的有源面上，并与所述导电凸块电连接。
[0017]优选的，所述第二导电通道包括第一部件、第二部件和第三部件，
[0018]所述第一部件的一端与所述第一导电通道电连接，另一端朝第一方向延伸至所述第二部件，
[0019]所述第二部件在第二方向上延伸，以作为所述叠层芯片封装结构的重布线层，使得所述第一芯片和/或第二芯片上的部分电极通过所述第二导电通道在所述叠层芯片封装结构的表面重新排布，
[0020]所述第三部件的一端与所述第二部件电连接，另一端朝所述第一方向延伸至所述叠层芯片封装结构的表面，
[0021 ]所述第一方向与所述第二方向垂直。
[0022]优选的，所述第三导电通道包括第一部分、第二部分和第三部分，
[0023]所述第一部分的一端与所述焊盘电连接，另一端朝所述第一方向延伸至所述第二部件，
[0024]所述第二部分在所述第二方向上延伸，以作为所述叠层芯片封装结构的重布线层，使得所述第一芯片和/或第二芯片上的部分电极通过所述第三导电通道在所述叠层芯片封装结构的表面重新排布，
[0025]所述第三部分的一端与所述第二部分电连接，另一端朝所述第一方向延伸至所述叠层芯片封装结构的表面。
[0026]优选的，所述塑封体包括第一塑封体和第二塑封体，
[0027]所述第一塑封体覆盖在所述第一芯片与第二芯片上，且具有相对的第一表面与第二表面，所述第二塑封体覆盖在所述第一表面上，
[0028]所述第一部件由所述第一导电通道处延伸至所述第一表面处，所述第一部分由所述焊盘处延伸至所述第一表面处，
[0029]所述第二部件和所述第二部分均在所述第一表面上延伸，且均被所述第二塑封体覆盖，
[0030]所述第三部件由所述第二部件处延伸至所述第二塑封体的上表面，所述第三部分由所述第二部分处延伸至所述上表面，所述上表面为所述叠层芯片封装结构的表面。
[0031]优选的，所述第一部件与第二部件一体成型，所述第一部分与所述第二部分一体成型，
[0032]所述第一部件、第二部件、第一部分以及第二部分的形成材料相同。
[0033]优选的，所述第三部件与第三部分的形成材料相同。
[0034]优选的，所述的叠层芯片封装结构还包括位于所述第一芯片的背面的绝缘层或金属导电层，所述绝缘层或金属导电层裸露在所述。
[0035]优选的，在所述叠层芯片封装结构的表面上还设置有与所述第二导电通道及第三导电通道电连接的焊接层或焊球，叠层芯片封装结构通过所述焊接层或焊球与印刷电路板电连接。
[0036]由上可见，在依据本实用新型的叠层芯片封装结构中，上下两层芯片的有源面朝向相对，下层芯片上的电极通过第三导电通道引出到所述叠层芯片封装结构的表面排布，或者通过第一导电通道与第二导电通道引出到所述叠层芯片封装结构的表面，上层芯片的电极通过导电凸块的电连接到下层芯片的焊盘上，以与下层芯片的部分电极电连接，并可通过所述第三导电通道或者所述第一导电通道和所述第二导电通道引出到所述叠层芯片封装结构的表面，上层芯片对下层芯片而言还起到了承载支撑的作用。因此，所述叠层芯片封装结构无需使用预先制定的引线框架，且具有重布线部件，使得封装设计更具灵活性，封装结构面积更小，集成度更高。
【附图说明】
[0037]通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0038]图1为依据本实用新型实施例的叠层芯片封装结构示意图。
【具体实施方式】
[0039]以下将参照附图更详细地描述本实用新型。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本实用新型的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。
[0040]图1为依据本实用新型实施例的叠层芯片封装结构示意图。
[0041]参考图1所示，叠层芯片封装结构01主要包括:芯片11、芯片21、第一导电通道31、第二导电通道41、第三导电通道51以及塑封体61。
[0042]其中，芯片11与芯片21均包括相对的有源面与背面，且芯片11与芯片21中均包括已经制作好的器件，如二极管、金属氧化物场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等有源器件。所述通常芯片中的有源器件包括形成于芯片中的各个有源区以及裸露在芯片的有源面上的焊盘，这样的焊盘为芯片中有源器件的电极焊盘，也可以直接成为电极或者芯片的输入输出端子，例如位于芯片11有源面上的多个焊盘111中的至少部分焊盘为芯片11的电极焊盘，而芯片21上的电极焊盘在图1中未画出。此外焊盘111中的部分焊盘还可以为虚拟焊盘，即与芯片11中的器件相电绝缘的焊盘，虚拟焊盘在叠层芯片封装结构01中，主要用于引出芯片21上的电极到焊盘111上，然后再通过第三导电通道引出到叠层芯片封装结构01的表面进行重新排布。
[0043]在叠层芯片封装结构01中，芯片21的有源面朝向芯片11的有源面，且芯片21中设置有第一导电通道31。第一导电通道31由芯片21的背面延伸至芯片21中的器件处或延伸至芯片21的有源面处。芯片21中的器件或由芯片21的背面延伸至芯片21的有源面处的第一导电通道31通过导电凸块211与部分焊盘111电连接，从而以将芯片21上的部分电极与芯片11上的部分电极在叠层芯片封装结构01的内部电连接，以及使芯片21上的部分电极引到焊盘111上，最终通过第三导电通道51引到叠层芯片封装结构01的表面排布，同时芯片11上的电极也可通过导电凸块211与芯片21上的电极电连接后通过第一导电通道31和第二导电通道41引到叠层芯片封装结构Ol的表面排布。此外，芯片11上的电极还可通过导电凸块11、由芯片21的背面延伸至芯片21的有源面处的第一导电通道31以及第二导电道41引到叠层芯片封装结构01的表面排布。
[0044]由芯片21背面延伸至芯片21中的器件处的第一导电通道31包括导电孔和填充在导电孔中的导电材料(图1中未具体画出)。其形成方法之一可以为:在芯片的背面进行开孔处理形成延伸至芯片21中的器件处的导电孔，然后再在导电孔中填充导电材料。其中，导电孔可延伸至芯片21中器件的电极处，以与芯片21中的器件电连接。此外，由芯片21的背面延伸至芯片21的有源面处的第一导电通道31除了包括上述导电孔和位于导电孔中的材料外，还可进一步包括位于所述导电孔下方且与所述导电孔电连接的焊接面，所述焊接面裸露在芯片21的有源面上，并与导电凸块211电连接。
[0045]上述的第二导电通道41位于芯片21的背面上，并与第一导电通道31电连接，且第二导电通道41部分裸露在叠层芯片封装结构01的表面，以将芯片11和/或芯片21上的电极引出到叠层芯片封装结构的01的表面排布。
[0046]在本实施例中，第二导电通道41包括第一部件411、第二部件412和第三部件413，第一部件411的一端与第一导电通道31电连接，另一端朝第一方向延伸至第二 412。第二部件412在第二方向上延伸，以作为叠层芯片封装结构01的重布线层，使得芯片11