形成二次侧控制器的方法及其结构的制作方法

专利名称：形成二次侧控制器的方法及其结构的制作方法
技术领域：
本发明一般涉及电子学领域，特别是涉及形成半导体器件的方法 及结构。
背景技术：
在过去，采用各种电路和方法来控制电源系统中的同步整流器。
通常，这些控制方法依赖于运行模式和电源系统的类型。反激(flyback) 类型的电源系统一般要求复杂的控制电路。在反激变换器中，为了使 磁场衰减以及使电力耦合至变压器的二次电感线團，终止了通过变压 器的原线團的电流。在反激变换器中，同步整流器一般处于电源系统 的二次侧，而开关电源控制器处于电源系统的一次侧中。运行反激变 换器系统的一种方法利用固定频率时钟来预测启动和禁用同步整流器 的时间。在2002年7月9日授权Franco Lentini等人的美国专利 NO.6418039中公开了这样的反激系统的实施例。实现这样的控制要求 复杂的电路。复杂的电路增加了系统的成本。此外， 一些反激系统还 包括在轻负荷条件下减少电力损耗的突发模式运行。因为难于精确地 预测启动和禁用同步整流器的适当时间，所以，运行是低效的。
因此，期待具有一种精确地控制二次侧同步整流器的控制方法及 电路，其无需复杂的电路，并且具有低成本。


图1根据本发明示意性地说明了具有二次侧控制器的电源系统一 部分的实施例；
图2是根据本发明的图表，其具有说明图1中系统的一些信号的 标绘图；以及
图3根据本发明示意性地说明了包括图1的二次侧控制器的半导 体器件的放大的平面图.
为了说明的清楚和简单，图中的元件不一定按照比例，并且在不 同的图中相同的参考号代表相同的元件。此外，为了说明的简要，省 略了众所周知的步骤和元件的说明和细节。本文中使用的栽流电极是 指器件的一个单元，其承载通过器件的电流，例如，金属氧化物半导 体(MOS)晶体管的源极或漏极、或双极晶体管的发射极或集电极、 或二极管的阴极或阳极。控制电极是指器件的一个单元，其控制通过 器件的电流，例如，MOS晶体管的栅极或者双极晶体管的基极。虽然 本文中把器件解释为确定的N沟道或P沟道器件，本领域的普通技术 人员应该理解，根据本发明，互补的器件也是可以的。本领域的普通 技术人员应该理解，本文中的词汇"在…期间，，、"在…同时"、以及"当… 的时候"不是精确的词语，其表示一个动作在启始动作开始时马上发 生，但在由启始动作启始的反应动作之间会出现一些微小但合理的延 迟，例如传播延迟。
具体实施例方式
图1示意性地说明了包括二次侧电源控制器46的电源系统10的 一部分的实施例。在下文中会进一步看到，控制器46检测系统10运 行在运行的突发模式中，以及相应地阻断或阻止驱动脉冲发送到连接 至二次侧的功率晶体管中。驱动脉冲的阻断禁用了功率晶体管。为了 检测运行的突发模式，控制器46自动检测二次侧中的电流。电源系统 10包括具有一次侧电感线團12和二次侧电感线圏13的变压器11。通 常，连接至一次侧电感线團12的元件与连接到二次侧电感线闺13的 元件电绝缘.因此，系统10被看作具有与二次侧35电绝缘的一次侧 25.系统IO接收在电力输入端子16和电力返回端子17之间的电力， 例如全波整流电压，并在输出端子18和输出公共端子19之间产生输出电压。为了调节端子18和19之间形成的输出电压的值，系统10 控制通过一次侧电感线團12的电流。电力开关连接至一次侧电感线團 12,以控制电流的量以及电流流经电感线團12的时间。在优选实施例 中，电力开关是功率金属氧化物半导体(MOS)晶体管21。在其他实 施例中，电力开关可以是双极晶体管或本领域的技术人员公知的其它 的电力开关元件。一次侧25中的开关控制器用于产生控制电力开关和 通过电感线團12的电流的控制信号。通常，开关控制器是脉冲宽度调 制(PWM)控制器，其包括斜波发生器或斜波(ramp) 24、 PWM比 较器26、 PWM锁存器30、突发模式逻辑32、以及突发模式"与，，门 33。斜波24具有产生时钟信号(CK)的第一输出以及产生斜波信号 的第二输出。来自斜波24的时钟信号(CK)用于置位PWM锁存器 30。比较器26从斜波24接收斜波信号，并且还接收反馈信号，其代 表在端子18和19间形成的输出电压值。比较器26的输出复位锁存器 30。 PWM控制器23产生用于控制晶体管21的PWM控制信号。锁 存器30的输出并因而控制器23的输出形成了 PWM控制信号，在图 1中其标为PWM。在轻负载条件下，可以减小连接至端子18和19 的负栽(未示出)所要求的负载电流。在这样的情况下，可以期望降 低晶体管21的驱动脉冲的数量，以提高系统10的效率。突发逻辑32 设置成检测这样的轻负载条件以及将控制器23的运行模式变为突发 模式。在突发模式中，控制器23响应于要求降低的负栽电流，减小了 提供给负载的负载电流，但是继续将输出电压调节至期望的输出电压 值。在突发模式中，控制器23向晶体管21提供多组驱动脉冲，并控 制每组中驱动脉冲的宽度以提高系统10的运行效率。控制器23 —般 跳过正常处于多组脉沖之间的脉冲。突发模式有时也称为跳周期模式 (skip-cycle mode)。对于本领域的技术人员而言，这样的PWM控 制器是众所周知的.包括突发模式或跳周期运行模式的PWM控制器 的例子包括2003年7月22日授权Hall等人的美国专利NO.6597221 以及2004年11月2日授权YoshiakiHachiya的美国专利N0.6812682。 在图1中所示的一次侧25的示意性实施例中，驱动器22接收来
自控制器23的PWM控制信号。延迟元件27连接至驱动器22的输出， 以在来自控制器23的PWM控制信号和用于驱动晶体管21的信号之 间产生延迟。因此，用于驱动晶体管21的信号被称为延迟的PWM驱 动信号，延迟元件可以是电容器或电阻器，例如电容器28和电阻器 31，也可以利用其它的元件产生延迟的PWM驱动信号。在一些实施 例中，晶体管21的栅电容可以充分提供期望的延迟。 一次侧25还可 以包括局部调节器20，其产生运行一次侧25中元件的运行电压，所 述元件包括PWM控制器23和驱动器22。尽管为了附图的简洁而未 示出，局部调节器20连接在端子16和17之间以接收电力。
二次侧35包括另一MOS晶体管36，其连接以用作与电感线團 13串联的同步整流器。二极管37代表晶体管36的体二极管。二次侧 35还包括辅助启动和禁用晶体管36的二次侧电源控制器46。系统10 通常还包括能量存储电容器39以及光耦合器42，该光耦合器用于为 PWM控制器23产生反馈信号。光耦合器42具有连接以接收输出电 压的发光二极管43。通常，分压器(例如由电阻器40和41形成的分 压器)用于在将电压施加给耦合器42之前，降低来自端子18和19 的电压。耦合器42还包括光电晶体管44，其接收来自二极管43的光 以及相应地产生由控制器23接收的反馈信号。因为在二极管43和光 电晶体管44之间耦合的光，一般认为二极管43和光电晶体管44彼此 电绝缘。如图l的连接，二极管43是二次侧35的一部分，光电晶体 管44是一次侧25的一部分。系统10通常还包括信号绝缘器件34， 其用于将来自 一次侧25的PWM控制信号连接至二次侧35作为代表 PWM控制信号的触发信号(TR)。器件34通常是信号变压器，其 具有连接以接收PWM控制信号的一次侧以及通过变压器的磁场连接 而连接至PWM控制信号的二次侧。器件34还可以是信号绝缘和连接 元件的其它类型，例如光耦合器。电容器29可以串行连接在控制器 23的输出和器件34的输入之间，以在信号变压器的输入上提供正确 的交流信号.
当系统10在突发模式下运行时，期待最小化二次侧35中的电力
损耗。控制器46设置成在系统10在突发模式下运行的时间间隔的至 少一部分中禁用晶体管36。其辅助消除晶体管36中的电力损耗，从 而提高突发模式运行器件的效率.控制器46在输入86上接收同步信 号(SN)。如下文中进一步将看到的，同步信号(SN)用于判断电流 是否在电感线團13中流动。控制器46还在输入87上接收TR信号， 在输出89上产生驱动晶体管36的驱动信号，以及在输出88上提供定 时信号。控制器46包括突发检测器54、脉冲发生器78、开关部件65 以及驱动器70。在多数实施例中，形成驱动器70以具有足够的驱动 能力来以有效并及时的方式启动和禁用晶体管36。开关部件65包括 同步比较器66、锁存器69、"或"门74和75、反相器67、驱动70、 接收器73以及禁止"与"门(inhibit AND gate ) 68。接收器73从器件 34接收TR信号，并形成由控制器46使用的信号。优选地，接收器 73包括迟滞，以防止接收器73的误触发。图1中所示的突发模式检 测器54的示意性实施例包括11比特计数器55、比较器56、定时电容 器59、电流源57、放电开关或晶体管58、比较器61以及锁存器63。 突发模式检测器54在锁存器63的5端输出上形成突发模式检测信号。 比较器56、晶体管58、电流源57、电容器59以及比较器61形成确 定时间间隔的定时器，该时间间隔用于辅助检测突发模式中的运行。 脉沖发生器78包括类似发射(shot)的功能，以便一旦从反相器67接收 正电平就形成一组时间间隔。发生器78的示意性实施例包括锁存器 79、电流源80、晶体管81以及比较器82。电容器45用于辅助形成一 组时间间隔，以及优选地位于其上形成有控制器46的半导体管芯的外 部.控制器46还可以包括参考信号发生器或参考52，其形成由控制 器46的元件所使用的各种参考信号。参考52至少产生由比较器66 接收的第一参考信号、由比较器56接收的第二参考信号、以及由比较 器61接收的第三参考信号，
图2是具有标绘图的图表，所述标绘图以图形方式说明了系统10 的一些信号.横坐标表示时间，纵坐标表示所示信号的增加值.标绘 图91说明来自斜波24的时钟信号(CK)，以及标绘图92说明来自
锁存器30的PWM信号。标绘图93说明在输入86上接收的SN信号。 标绘图94说明比较器66的输出上的CS信号，以及标绘图95说明驱 动器70的输出上的驱动信号。标绘图96说明锁存器63的g输出，以 及标绘图97说明接收器73的输出。该描述参照图1和图2。
在不连续传导模式而不是突发模式的正常运行中，CK信号的正 沿置位控制器23的锁存器30，并迫使PWM信号为高以启动晶体管 21。启动晶体管21使得电流在电感线團12中流通，并将能量存储在 电感线圏12的磁场中。来自控制器23的高PWM信号还横跨器件34 的两端耦合，并被接收器73所接收，从而迫使接收器73的输出为高。 通过电容器29和器件34的延迟使得TR信号引导PWM信号，进而 将复位信号施加至锁存器69并通过驱动器70禁用晶体管36。在PWM 周期的一些点中，如在图2的T1时刻所示，反馈信号变为足够的高， 以使控制器23迫使PWM为低。在电容器29和器件34的延迟之后， 低PWM信号迫使接收器73的输出为低。在元件27的延迟之后，晶 体管21被禁用。禁用晶体管21使得电感线围12的磁场衰减，并将能 量耦合至电感线團13，这使得电流流经电感线圏13。如标绘图93和 94的T1时刻所示，通过电感线围13的电流迫使SN信号为低。因为 电流开始流经电感线困13并使得SN降低，所以晶体管36未被启动， 使得电流流过体二极管37，这迫使信号SN的电压比端子19的电压低 大约二极管37的阈值电压的值。比较器66接收SN，并响应于SN信 号降低至如标绘图94的Tl时刻所示的来自参考52的第一参考信号 而迫使CS信号高.假设设置锁存器63表示控制器46没有检测突发 模式运行，高CS信号就迫使门68的输出为高并置位锁存器69。如标 绘图95所示，锁存器69的高Q输出迫使驱动器70的输出为高以开 始启动晶体管36。如标绘图93的Tl时刻后所示，启动晶体管36使 二极管37短路，以及SN信号的电压基本上变成端子19的值.在T2 时刻，CK再次升高并置位PWM以开始在电感线團12中存储能量的 另一周期.高PWM信号橫跨器件34两端耦合至接收器73,并迫使 输出为高，来自接收器73的高信号通过门75复位锁存器69.因为通
过元件27的延迟，晶体管21仍被启动，CS依然为高，因此，反相器 67的输出为低，这阻止了门74影响锁存器69的运行。锁存器69的 低Q输出迫使驱动器70的输出为低以禁用晶体管36，这迫使SN为 高而CS为低。在经过元件27的延迟之后，启动晶体管21。因此，在 启动晶体管21之前，元件27的延迟使得晶体管36被禁用，因而提高 了系统10的效率。在T3时刻，假设反馈信号变为充分复位锁存器30 并迫使PWM为低。在经过电容器29和器件34的延迟之后，TR降 低。在元件27的延迟后，晶体管21被禁用，并且来自电感线團12 的能量耦合至电感线圏13使得电流流通并迫使SN为低。因此，Tl 和T2之间所示的周期重复。
在连续传导模式中的正常运行下，当晶体管36被启动时，电感 线團13的电流(在正常系统负栽条件下)不曾降至零。来自控制器 23的PWM信号横跨器件34两端作为信号TR耦合进输入87中。因 为TR信号引导晶体管21的启动，所以TR可用作锁存器69的复位 信号，从而防止晶体管21和36同时导通，
回来参照Tl时刻，高CS信号也被检测器54接收。CS信号的 每个上升沿增加计数器55，电流源57对电容器充电。在优选实施例 中，计数器55是具有溢出信号的11比特的计数器，如果计数器55 计数超过了置位bit-ll的数字，则溢出信号置位。在该优选实施例中， 计数器55还包括可以用于复位计数器55的复位输入。在正常运行中， 在电容器59在比较器61的反相输入处被充电至参考信号的值之前， 计数器55增至最大值。因此，在电容器59充电之前，计数器55的 bit-ll升高。来自bit-ll的高信号迫使比较器56的输出为高以启动晶 体管58以及对电容器59放电。因此，只要检测器54在电容器59充 电前接收足够数目的CS信号沿，那么检测器54就不会形成突发模式 检测信号.
假设在T4时刻，控制器23开始在突发模式下运行。因为时钟信 号CK升高，针对每个CK周期，可能不会产生PWM信号，所以在 给定时期内由检测器54产生的CS信号的数目减少。如果CS脉冲的
数目充分减小，在计数器55对电容器59放电之前，电容器59充电至 来自参考52的第三参考信号，因此，比较器61的输出升高。来自比 较器61的高信号复位计数器55,并同时置位锁存器63。置位锁存器 63使得5输出降低以形成突发模式检测信号。低g输出迫使门68的输 出为低，并阻止随后的CS信号启动晶体管36。接着在T5时刻，晶 体管21被禁用，SN降低以及CS被迫升高。因为锁存器36被置位， 所以门68的输出为低，并且高CS信号被阻止置位锁存器69，因此， 阻止了启动晶体管36。高CS信号还计时计数器55。然而，平行于计 数器55的增加，电容器59被再次充电。如果电容器59再次充电至第 二参考信号的值，比较器61的输出就再次被迫为高，并且计数器55 复位到零并不得不开始再次计数。这样的顺序一直重复，直到电容器 59充电至参考信号之前，CS脉冲被足够快地接收以增加计数器以及 置位bit-ll，如果计数器55再次达到置位bit-ll的计数，下一个CS 信号迫使计数器55的溢出BIT (V)为高，这样复位锁存器63并对 突发模式检测信号求反。 一旦突发模式检测信号被求反，如T1和T3 时刻之间所示，运行就再次开始。如果CK信号的频率是大约100千 赫兹(100KHz)，因为CS与CK同步，那么CS也是大约100千赫 兹(100KHz)。对于这样的示意性实施例，要求增加计数器55和置 位bit-ll的最小时间是大约20毫秒(20ms)，以及要求将电容器59 充电至参考信号的值的时间间隔是大约100毫秒(100ms)。
在系统10在轻负载条件下运行时，例如在突发模式下运行时， 来自电感线團13的第二电压可以在没有电流流经电感线團13的情况 下环绕。如果环绕电压在接地附近降低，很可能错误地触发比较器66 向锁存器69提供置位输入。为了确保晶体管36不会被过早地启动， 比较器66的输出连接至逻辑时钟78，其在锁存器79的^输出上具有 时间延迟输出.在正常运行的情况下，电流开始流过电感线闺13，以 及SN降低迫使CS为高，以及反相器67的输出为低.来自反相器67 的低信号保持锁存器79的复位输入为低.当二次电流在电感线困13 中停止流通时，SN升高以及CS降低迫使反相器67的输出为高。来
自反相器67的高信号通过"或"门74和75迫使锁存器79的复位输入 为高，并还迫使锁存器69的复位输入为高。在锁存器79被复位时， 这关断晶体管81使得外部电容器45将被电流源80充电。在电容器 45上的电压升高超过连接至比较器82的输入83的参考电压时，比较 器82的输出升高置位锁存器79的Q输出。来自锁存器79的高信号 导通对电容器45放电的晶体管81。在电容器45被充电时的时间间隔 中，锁存器69的复位输入保持为高。因为锁存器69是复位支配锁存 器，所以即使比较器66由输入86上的SN信号的环绕错误地触发，Q 输出也被阻止升高。
为了辅助实现这样的功能，控制器46的输入连接至反相器11的 正极端子进而连接至比较器66的反相输入。比较器66的非反相输入 连接至参考52的第一输出。比较器66的输出通常连接至计数器55 的时钟输入、反相器67的输入、以及门68的第一输入。门68的第二 输入连接至锁存器63的5输出。门68的输出连接至锁存器69的置位 输入。锁存器69的Q输出连接至驱动器70的输入，该驱动器的输出 连接至控制器46的输出89并连接至晶体管36的栅极。锁存器69的 复位输入连接至门75的输出。门75的第一输入连接至接收器73的输 出，该接收器的输入连接至控制器46的输入87并连接至器件34的第 一端子。器件34的第二端子连接至端子19。反相器67的输出通常连 接至门74的第一输入和锁存器79的复位输入。锁存器79的^输出连 接至门74的第二输入。锁存器79的Q端输出连接至晶体管81的基 极。晶体管81的发射极连接至返回49和端子19。晶体管81的集电 极通常连接至比较器82的非反相输入、电流源80的第一端子、输出 88、和电容器45的第一端子。电容器45的第二端子连接至返回49。 计数器55的bit-ll输出连接至比较器56的非反相输入。比较器56 的反相输入连接至参考52的第二输出.比较器56的输出连接至晶体 管58的基极。晶体管58的发射极通常连接至返回49和电容器59的 笫一端子.电容器59的第二端子通常连接至晶体管58的集电极、比 较器61的非反相输入、以及电流源57的第一端子。电流源57的第二
端子连接至输入48,比较器61的反相输入连接至参考52的第三输出。 比较器61的输出通常连接至锁存器63的置位输入以及"或，，门60的第 一输入."或"门60的第二输入连接至复位信号上的电力，门60的输 出连接至计数器55的复位输入。
图3示意性地示出了半导体器件或集成电路100的实施例的一部 分的放大的平面视图，半导体器件或集成电路形成在半导体管芯101 上。控制器46形成在管芯101上。管芯101还可以包括为了简化附图 而未在图3示出的其它的电路。控制器46和器件或集成电路100通过 本领域的技术人员公知的半导体制造技术形成在管芯101上。
综上所述，显而易见地公开了一种创新的器件和方法。除了其它 特征，还包括是形成二次侧控制器以检测运行在突发模式中的电源系 统，以及防止启动连接至二次侧电感线闺的功率晶体管。运行在突发 模式中时禁止功率晶体管提高了效率。
尽管利用具体的优选实施例描述了本发明的主题，但是对于半导 体领域的技术人员而言，很多替代和变化是显而易见的。例如，比较 器56的定时器、晶体管58、电容器59以及比较器61可以由可重新 设置时间间隔的其它电路所代替，如模拟定时器电路。可以由对SN 信号转换计数的不同电路代替计数器55。只要电路检测出电流没有在 期望的时刻在电感线團13中流通，就可以用其它电路代替检测器54 的详细电路。此外，代替SN信号，TR信号的当前值可以用于检测突 发模式运行。传统上，为了使说明简单明了，在全文中使用词汇"连接 (connect)",然而，其意味着与单词"耦合(couple)"具有相同的意 思。因此，"连接"应该被解释为包括直接连接或间接连接。
权利要求
1.一种二次侧电源控制器，其包括开关部件，其设置成形成驱动信号，以驱动连接至电源系统的二次侧的电感线圈的电力开关；以及突发模式检测器，其设置成检测运行在突发模式中的所述电源系统，以及相应地抑制形成所述驱动信号。
2. 根据权利要求1所述的二次侧电源控制器，其中，所述开关 部件包括检测器，所述检测器设置成响应于所述电感线團中的电流， 形成处于第一状态的控制信号。
3. 根据权利要求2所述的二次侧电源控制器，其中，所述检测 器是比较器，所述比较器可操控地连接以接收来自所述电感线圏的感 应信号以及形成所述控制信号。
4. 根据权利要求2所述的二次侧电源控制器，其中，所述开关 部件包括锁存器，所述锁存器可操控地连接以响应于所述控制信号， 置位所述驱动信号的第一状态。
5，根据权利要求4所述的二次侧电源控制器，其中，所述锁存 器可操控地连接，以响应于接收来自与所述电源系统的一次侧的开关 信号，置位所述驱动信号的第二状态。
6. —种二次侧控制器的形成方法，其包括 设置所述二次侧控制器，以形成驱动信号来驱动连接至电源系统 的二次侧的电感线围的电力开关；以及 设置所述二次侧控制器，以检测运行的突发模式，以及相应地抑 制所述电力开关的启动。
7. 根据权利要求6所述的方法，其中，所述设置所述二次侧控 制器，以检测运行的所述突发模式的步骤包括设置所述二次侧控制器 以接收在所述电感线團中代表电流的感应信号。
8. 根据权利要求7所述的方法，其中，所述设置所述二次侧控 制器以接收所述感应信号的步骤包括设置所述二次侧控制器，以在第 一时间间隔期间对所述感应信号的发生计数，以及响应于在所述第一 时间间隔期间接收所述感应信号小于第一数目次数来置位突发模式检 测信号。
9. 一种电源控制器的形成方法，其包括形成所述电源控制器，以利用电源的二次侧中电流的发生检测突 发模式中运行的所述电源。
10. 根据权利要求9所述的方法，其中，所述形成所述电源控制 器以利用所述电源的所述二次侧中的所述电流的发生检测突发模式中 运行的所述电源的步骤包括设置所述电源控制器，以检测所述二次侧 的电流的开始，以及响应于在第一时间间隔期间检测小于第一数目的 电流开始，抑制形成驱动信号至功率晶体管。
全文摘要
在一个实施例中，二次侧控制器设置成检测运行的突发模式，以及相应地阻断或阻止将驱动脉冲发送至在二次侧中连接的功率晶体管。
文档编号H02M3/335GK101102084SQ200710127339
公开日2008年1月9日 申请日期2007年7月2日 优先权日2006年7月3日
发明者泰瑞·奥林德 申请人:半导体元件工业有限责任公司