半导体集成电路和半导体模块的制作方法
半导体集成电路和半导体模块的制作方法
【专利摘要】本实用新型提供半导体集成电路和半导体模块，其在半导体模块的异常时可靠地使开关元件断开，从而具有高可靠性。该半导体集成电路用于对逆变器电路进行驱动，所述逆变器电路包含串联连接在直流电源部的第1输出端与第2输出端之间的第1开关元件和第2开关元件，该半导体集成电路特征在于，具有：高压侧驱动部，其与所述第1开关元件连接；低压侧驱动部，其与所述第2开关元件连接；以及保护信号输出部，其至少在所述逆变器电路的异常时，将保护信号输出到所述高压侧驱动部和所述低压侧驱动部，所述高压侧驱动部具有输出高压侧内部控制信号的高压侧信号处理部，所述低压侧驱动部具有输出低压侧内部控制信号的低压侧信号处理部。
【专利说明】半导体集成电路和半导体模块
【技术领域】
[0001]本实用新型涉及例如用于对半导体开关元件进行驱动的半导体集成电路和半导体模块。
【背景技术】
[0002]公知有将功率因数改善电路和逆变器电路密封在单个树脂封装内的以往的半导体模块(专利文献I)。以往的半导体模块包含构成功率因数改善电路的半导体元件和构成逆变器电路的半导体元件。此外，以往的半导体模块包含对功率因数改善电路和逆变器电路的开关元件进行驱动的半导体集成电路。由于以往的半导体模块集成了多个电路部件，因此有助于自身所安装的电路基板的小型化。
[0003]专利文献1:日本特开2002-233165
实用新型内容
[0004]本实用新型提供如下的半导体集成电路和半导体模块:在半导体模块的异常时可靠地使开关元件断开，从而具有高可靠性。
[0005]根据本实用新型的一个方式，提供一种半导体集成电路，其用于对逆变器电路进行驱动，所述逆变器电路包含串联连接在直流电源部的第I输出端与第2输出端之间的第I开关元件和第2开关元件，该半导体集成电路的特征在于，具有:高压侧驱动部，其与所述第I开关元件连接；低压侧驱动部，其与所述第2开关元件连接；以及保护信号输出部，其至少在所述逆变器电路的异常时，将保护信号输出到所述高压侧驱动部和所述低压侧驱动部，所述高压侧驱动部具有输出高压侧内部控制信号的高压侧信号处理部，所述低压侧驱动部具有输出低压侧内部控制信号的低压侧信号处理部。
[0006]所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出，所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
[0007]所述高压侧驱动部具有高压侧脉冲信号输出部，该高压侧脉冲信号输出部输出基于所述高压侧内部控制信号的置位脉冲信号和复位脉冲信号。
[0008]所述高压侧脉冲信号输出部具有第2高压侧逻辑部，该第2高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
[0009]所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出，所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
[0010]所述半导体集成电路具有保护脉冲信号输出部，该保护脉冲信号输出部与所述保护信号输出部连接，所述保护脉冲信号输出部在接收到所述保护信号时输出保护脉冲信号。
[0011]所述高压侧脉冲信号输出部具有第4高压侧逻辑部，该第4高压侧逻辑部与所述保护脉冲信号输出部连接，在接收到所述保护脉冲信号时输出所述复位脉冲信号。
[0012]所述高压侧脉冲信号输出部具有第3高压侧逻辑部，该第3高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
[0013]所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出，所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
[0014]所述直流电源部是功率因数改善电路，该功率因数改善电路包含功率因数改善开关元件，在所述第I输出端与第2输出端之间输出直流电力，所述半导体集成电路具有与所述功率因数改善开关元件连接的功率因数改善电路驱动部。
[0015]所述高压侧驱动部具有高压侧脉冲信号输出部，该高压侧脉冲信号输出部输出基于所述高压侧内部控制信号的置位脉冲信号和复位脉冲信号。
[0016]所述半导体集成电路具有保护脉冲信号输出部，该保护脉冲信号输出部与所述保护信号输出部连接，所述保护脉冲信号输出部在接收到所述保护信号时输出保护脉冲信号。
[0017]所述高压侧脉冲信号输出部具有第4高压侧逻辑部，该第4高压侧逻辑部与所述保护脉冲信号输出部连接，在接收到所述保护脉冲信号时输出所述复位脉冲信号。
[0018]所述高压侧脉冲信号输出部具有第3高压侧逻辑部，该第3高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
[0019]所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出，所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
[0020]根据本实用新型的另一个方式，提供一种半导体模块，其特征在于，该半导体模块具有上述的半导体集成电路、直流电源部以及逆变器电路。
[0021]根据本实用新型，能够提供如下的半导体集成电路和半导体模块:在半导体模块的异常时可靠地使开关元件断开，从而具有高可靠性。
【专利附图】
【附图说明】
[0022]图1是示出本实用新型的实施方式的半导体模块结构的电路图。
[0023]图2是示出本实用新型的实施方式的半导体集成电路结构的结构图。
[0024]图3是示出本实用新型的实施方式的高压侧信号处理部结构的结构图。
[0025]图4是示出本实用新型的实施方式的高压侧脉冲信号输出部结构的结构图。
[0026]标号说明
[0027]1:直流电源部；2:逆变器电路；3:半导体集成电路；10:半导体模块；31:高压侧驱动部；32:低压侧驱动部；33:功率因数改善电路驱动部；34:保护信号输出部；35:保护脉冲信号输出部；311:高压侧信号处理部；312:高压侧脉冲信号输出部；315:高压侧驱动信号输出部；321:高压侧信号处理部；331:功率因数改善信号处理部。
【具体实施方式】
[0028]下面，参照【专利附图】
【附图说明】本实用新型的实施方式。在以下的附图记载中，对于相同或者类似的部分标注相同或者类似的标号。但是，应注意的是，附图是示意性的。另外，以下所示的实施方式例示了用于具体化本实用新型的技术思想的装置和方法，本实用新型的实施方式并没有将构成部件的构造、配置等限定为下述的内容。关于本实用新型的实施方式，可以在权利要求的范围内实施各种变更。
[0029]图1是示出本实用新型的实施方式的半导体模块结构的电路图。图2是示出本实用新型的实施方式的半导体集成电路结构的结构图。本实施方式的半导体模块10具有功率因数改善电路1、逆变器电路2以及半导体集成电路3。半导体集成电路3对逆变器电路2进行驱动。所述逆变器电路2包含串联连接在功率因数改善电路I的第I输出端P+与第2输出端P-之间的第I开关元件Q21 (Q23、Q25)和第2开关元件Q22 (Q24、Q26)。半导体集成电路3具有高压侧驱动部31、低压侧驱动部32以及保护信号输出部34。高压侧驱动部31与第I开关元件Q21 (Q23、Q25)连接。低压侧驱动部32与第2开关元件Q22 (Q24、Q26)连接。至少在逆变器电路2的异常时，保护信号输出部34将保护信号输出到高压侧驱动部31和低压侧驱动部32。高压侧驱动部31具有输出高压侧内部控制信号Sh INT的高压侧信号处理部311。低压侧驱动部32具有输出低压侧内部控制信号Sunt的低压侧信号处理部321。
[0030]本实施方式的半导体模块10安装于电路基板，通过第I输出端子至第3输出端子U、V、W与电机4连接。电机4是例如是三相无刷电机。半导体模块10至少与电抗器L、输出电容器C、控制电源VCC、第I电容器至第3电容器BC1、BC2、BC3以及微电脑MCU连接。半导体模块10是如下的逆变器模块:根据从微电脑MCU接收的控制指令信号，对功率因数改善电路I和逆变器电路2进行控制，向电机4供给规定的交流电力。
[0031]本实施方式的功率因数改善电路I相当于本实用新型的直流电源部。功率因数改善电路I至少具有功率因数改善开关元件Qll和功率因数改善二极管DlI。功率因数改善开关元件Qll例如是IGBT( Insulated Gate Bipolar Transistor:绝缘栅双极晶体管)，该功率因数改善开关元件Qll具有栅极端子、发射极端子以及集电极端子。功率因数改善开关元件Qll的栅极端子与半导体集成电路3连接。功率因数改善开关元件Qll的发射极端子与功率因数改善电路I的第2输出端P-连接。功率因数改善开关元件Qll的集电极端子与功率因数改善二极管Dll的阳极端子和电抗器L连接。功率因数改善二极管Dll的阴极端子与功率因数改善电路I的第I输出端P+连接。输出电容器C连接在第I输出端P+与第2输出端P-之间。功率因数改善电路I将从半导体模块10的外部供给的交流电力转换为规定的直流电力，将规定的直流电力输出到第I输出端P+与第2输出端P-之间。
[0032]逆变器电路2至少具有第I开关元件Q21和第2开关元件Q22。第I开关元件和第2开关元件Q21、Q22例如是IGBT，具有栅极端子、发射极端子以及集电极端子。第I开关元件Q21的栅极端子与半导体集成电路3连接。第I开关元件Q21的发射极端子与第2开关元件Q22的集电极端子连接。第I开关元件Q21的集电极端子与功率因数改善电路I的第I输出端P+连接。第2开关元件Q22的栅极端子与半导体集成电路3连接。第2开关元件Q22的发射极端子与功率因数改善电路I的第2输出端P-连接。第I开关元件Q21与第2开关元件Q22之间的连接点与半导体模块10的第I输出端子U连接。第I开关元件和第2开关元件Q21、Q22分别是高压侧开关元件和低压侧开关元件，构成承担用于对电机4进行驱动的三相输出中的一相的第I输出电路。逆变器电路2将从功率因数改善电路I输出的规定的直流电力转换为规定的交流电力而输出到电机4的各相。
[0033]本实施方式的逆变器电路2除了第I开关元件和第2开关元件Q21、Q22以外，还具有第3开关元件至第6开关元件Q23?Q26。第3开关元件和第4开关元件Q23、Q24的作用和连接关系以及第5开关元件和第6开关元件Q25、Q26的作用和连接关系与第I开关元件和第2开关元件Q21、Q22的作用和连接关系相同，因此省略重复的说明。
[0034]半导体集成电路3具有高压侧驱动部31、低压侧驱动部32、保护信号输出部34以及保护脉冲信号输出部35。半导体集成电路3具有高压侧输入端子H_IN、低压侧输入端子L_IN、功率因数改善输入端子PFC_IN、高压侧输出端子H_0UT、低压侧输出端子L_0UT以及功率因数改善输出端子PFC_0UT。半导体集成电路3通过各个输入端子与微电脑MCU连接。半导体集成电路3通过高压侧输出端子H_0UT与第I开关元件Q21的栅极端子连接。半导体集成电路3通过低压侧输出端子L_0UT与第2开关元件Q22的栅极端子连接。半导体集成电路3通过功率因数改善输出端子PFC_0UT与功率因数改善开关元件Qll的栅极端子连接。
[0035]在半导体集成电路3的内部，高压侧驱动部31与保护信号输出部34和保护脉冲信号输出部35连接。高压侧驱动部31具有高压侧信号处理部311、高压侧脉冲信号输出部312、电平转换部313、触发器部314以及高压侧驱动信号输出部315。高压侧驱动部31从高压侧输出端子H_0UT输出高压侧驱动信号，该高压侧驱动信号基于从微电脑MCU输出的高压侧控制指令信号Sh IN、从保护信号输出部34输出的保护信号Sp以及从保护脉冲信号输出部35输出的保护脉冲信号PSP。
[0036]高压侧信号处理部311与微电脑MCU、保护信号输出部34以及高压脉冲信号输出部312连接。高压侧信号处理部311将基于高压侧控制指令信号Sh IN和保护信号Sp的高压侧内部控制信号Sh INT输出到高压侧脉冲信号输出部312。
[0037]高压侧脉冲信号输出部312与高压侧信号处理部311、保护信号输出部34以及电平转换部313连接。高压侧脉冲信号输出部312将基于高压侧内部控制信号Sh INT和保护信号Sp的置位脉冲信号PSH—s和复位脉冲信号PShjj输出到电平转换部313。
[0038]电平转换部313与高压侧脉冲信号输出部312和触发器部314连接。电平转换部313对置位脉冲信号PSh s和复位脉冲信号PSh κ的电压电平进行转换而输出到触发器部314。
[0039]触发器部314与电平转换部313和高压侧驱动信号输出部315连接。触发器部314将基于从电平转换部313输出的信号的内部信号输出到高压侧驱动信号输出部315。
[0040]高压侧驱动信号输出部315与触发器部314和第I开关元件Q21的栅极端子连接。高压侧驱动信号输出部315将基于从触发器部314输出的内部信号的高压侧驱动信号输出到第I开关元件Q21的栅极端子。
[0041]在半导体集成电路3的内部，低压侧驱动部32与保护信号输出部34连接。低压侧驱动部32具有低压侧信号处理部321和低压侧驱动信号输出部325。低压侧驱动部32从低压侧输出端子L_0UT输出低压侧驱动信号,该低压侧驱动信号基于从微电脑MCU输出的低压侧控制指令信号Sun和从保护信号输出部34输出的保护信号SP。
[0042]低压侧信号处理部321与微电脑MCU、保护信号输出部34以及低压侧驱动信号输出部325连接。低压侧信号处理部321将基于低压侧控制指令信号Sun和保护信号Sp的低压侧内部控制信号Sijnt输出到低压侧驱动信号输出部325。
[0043]低压侧驱动信号输出部325与低压侧信号处理部321和第2开关元件Q22的栅极端子连接。低压侧驱动信号输出部325将基于从低压侧信号处理部321输出的低压侧内部控制信号Sunt的低压侧驱动信号输出到第2开关元件Q22的栅极端子。
[0044]在半导体集成电路3的内部，功率因数改善电路驱动部33与保护信号输出部34连接。功率因数改善电路驱动部33具有功率因数改善信号处理部331和功率因数改善电路信号输出部335。功率因数改善电路侧驱动部33从低压侧输出端子PFC_0UT输出功率因数改善驱动信号，该功率因数改善驱动信号基于从微电脑MCU输出的功率因数改善控制指令信号Spfcun和从保护信号输出部34输出的保护信号SP。
[0045]功率因数改善信号处理部331与微电脑MCU、保护信号输出部34以及功率因数改善驱动信号输出部335连接。功率因数改善信号处理部331将基于功率因数改善控制指令信号Sprc ra和保护信号Sp的功率因数改善内部控制信号SPrc—INT输出到功率因数改善驱动信号输出部335。
[0046]功率因数改善驱动信号输出部335与功率因数改善信号处理部331和功率因数改善开关元件Qll的栅极端子连接。功率因数改善驱动信号输出部335将基于从功率因数改善信号处理部331输出的功率因数改善内部控制信号Sptc int的功率因数改善驱动信号输出到功率因数改善开关元件Qll的栅极端子。
[0047]保护信号输出部34对功率因数改善电路I和逆变器电路2的各个开关元件中的过电流状态和过电压状态、或者温度上升等半导体模块10的异常状态进行检测。在这些异常情况时，保护信号输出部34将高电平的保护信号Sp输出到高压侧驱动部31、低压侧驱动部32、功率因数改善电路驱动部33以及保护脉冲信号输出部35。当检测到保护信号Sp的上升沿(Up Edge)时，脉冲信号输出部35将保护脉冲信号PSp输出到高压侧脉冲信号输出部 312。
[0048]通过这样的结构，高压侧信号处理部311、低压侧信号处理部321以及功率因数改善信号处理部331根据从保护信号输出部34输出的保护信号SP，在半导体模块10的异常时，能够可靠地使第I开关元件和第2开关元件Q21、Q22以及功率因数改善开关元件Qll断开。因此，本实用新型的实施方式的半导体集成电路3和半导体模块10能够得到高可靠性。
[0049]本实施方式的高压侧驱动部31和低压侧驱动部32除了对应于第I开关元件和第2开关元件Q21、Q22的结构以外，还具有对应于第3开关元件至第6开关元件Q23?Q26的结构。对应于第3开关元件和第4开关元件Q23、Q24的结构的作用和连接关系以及对应于第5开关元件和第6开关元件Q25、Q26的结构的作用和连接关系与对应于第I开关元件和第2开关元件Q21、Q22的结构的作用和连接关系相同，因此省略重复的说明。
[0050]图3是示出本实用新型的实施方式的高压侧驱动部结构的结构图。高压侧信号处理部311具有第I高压侧逻辑部LCl。第I高压侧逻辑部LCl在接收到保护信号Sp时抑制高压侧内部控制信号Sh INT的输出。第I高压侧逻辑部LCl具有第I非电路NOTl和第I或非电路N0R1。第I非电路NOTl的输入端子与微电脑MCU连接。第I非电路NOTl的输出端子与第I或非电路NORl的一个输入端子连接。第I或非电路NORl的另一个输入端子与保护信号输出部34连接。第I或非电路NORl的输出端子与高压侧脉冲信号输出部312连接。通过这样的结构，在保护信号Sp为高电平时，第I高压侧逻辑部LCl输出低电平的高压侧内部控制信号Sh INT，在保护信号Sp为低电平时，第I高压侧逻辑部LCl输出对应于高压侧控制指令信号Sh IN的电平的高压侧内部控制信号Sh INT。
[0051]低压侧信号处理部321具有当接收到保护信号Sp时抑制低压侧内部控制信号SlINT的输出的逻辑部。该逻辑部的结构与第I高压侧逻辑部LCl相同，因此省略重复的说明。功率因数改善信号处理部331具有当接收到保护信号Sp时抑制功率因数改善内部控制信号SPF。INT的输出的逻辑部。该逻辑部的结构与第I高压侧逻辑部LCl相同，因此省略重复的说明。通过这样的结构，在半导体模块10的异常时，高压侧信号处理部311、低压侧信号处理部321以及功率因数改善信号处理部331不输出使第I开关元件Q21、第2开关元件Q22以及功率因数改善开关元件Ql I接通的信号。因此，该逻辑部能够改善半导体集成电路3和半导体模块10的可靠性。
[0052]图4是示出本实用新型的实施方式的高压侧脉冲信号输出部结构的结构图。高压侧脉冲信号输出部312具有第2高压侧逻辑部LC2、第3高压侧逻辑部LC3、第4高压侧逻辑部LC4、上升沿检测部3121和下降沿检测部3122。第2高压侧逻辑部LC2在接收到保护信号Sp时抑制置位脉冲信号PSh s的输出。第3高压侧逻辑部LC3在接收到保护信号Sp时抑制置位脉冲信号PSh s的输出。第4高压侧逻辑部LC4在接收到保护信号Sp时输出复位脉冲信号psh—κ。
[0053]第2高压侧逻辑部LC2具有第2非电路N0T2和第2或非电路N0R2。第2非电路N0T2的输入端子经由上升沿检测部3121与高压侧信号处理部311连接。上升沿检测部3121在检测到高压侧内部控制信号Sh INT的上升沿(Up Edge)时输出脉冲信号。第2非电路N0T2的输出端子与第2或非电路N0R2的一个输入端子连接。第2或非电路N0R2的另一个输入端子与保护信号输出部34连接。第2或非电路N0R2的输出端子与电平转换部313连接。通过这样的结构，在保护信号Sp为高电平时，第2高压侧逻辑部LC2输出低电平的置位脉冲信号PSh s，在保护信号Sp为低电平时，第2高压侧逻辑部LC2输出与高压侧内部控制信号Sh INT的上升沿对应的置位脉冲信号PSh s。g卩，在半导体模块10的异常时，高压侧脉冲信号输出部312不输出使第I开关元件Q21接通的信号。因此，第2高压侧逻辑部LC2能够改善半导体集成电路3和半导体模块10的可靠性。
[0054]第3高压侧逻辑部LC3具有第3非电路N0T3和第I异或非电路XNORl。第3非电路N0T3的输入端子与保护信号输出部34连接。第3非电路N0T3的输出端子与第I异或非电路XNORl的一个输入端子连接。第I异或非电路XNORl的另一个输入端子与高压侧信号处理部311连接。第I异或非电路XNORl的输出端子与下降沿检测部3122连接。通过这样的结构，在保护信号Sp为高电平时，第3高压侧逻辑部LC3输出反转了高压侧内部控制信号SH—INT的电平的信号，在保护信号Sp为低电平时,第3高压侧逻辑部LC3输出对应于高压侧内部控制信号SH—INT的信号。S卩，在半导体模块10的异常时,高压侧脉冲信号输出部312使接通第I开关Q21的信号反转。因此，第3高压侧逻辑部LC3能够改善半导体集成电路3和半导体模块10的可靠性。
[0055]第4高压侧逻辑部LC4具有第I或电路ORl。第I或电路ORl的一个输入端子与下降沿检测部3122连接。第I或电路ORl的另一个输入端子与保护脉冲信号输出部35连接。下降沿检测部3122在检测到从第3高压侧逻辑部LC3输出的信号的下降沿(DownEdge)时输出脉冲信号。第I或电路ORl的输出端子与电平转换部313连接。通过这样的结构，第4高压侧逻辑部LC4输出与从下降沿检测部3122输出的脉冲信号和保护脉冲信号PSp对应的复位脉冲信号PSh s。g卩，在半导体模块10的异常时，高压侧脉冲信号输出部312输出使第I开关元件Q21断开的信号。因此，第4高压侧逻辑部LC4能够改善半导体集成电路3和半导体模块10的可靠性。
[0056]如上所述，通过实施方式记载了本实用新型，但是不应理解为构成本公开的一部分的描述和附图限定了本实用新型。本领域技术人员能够根据本公开明确各种替代实施方式、实施例以及应用技术。即，本实用新型当然包含没有在这里记载的各种实施方式等。因此，本实用新型的技术范围仅根据上述的说明而由合理的权利要求范围的实用新型特定事项确定。例如，作为直流电源部1，不限定于功率因数改善电路，也可以采用输出直流电力的公知的开关电源电路或者电池等直流电源装置。此外，也可以根据直流电源部I的结构而省略功率因数改善电路驱动部33。此外，电极4不限于三相无刷电机，也可以是单相电机。此外，半导体模块10也可以构成为包含微电脑MCU。
【权利要求】
1.一种半导体集成电路，其用于对逆变器电路进行驱动，所述逆变器电路包含串联连接在直流电源部的第I输出端与第2输出端之间的第I开关元件和第2开关元件，该半导体集成电路的特征在于，具有: 高压侧驱动部，其与所述第I开关元件连接； 低压侧驱动部，其与所述第2开关元件连接；以及， 保护信号输出部，其至少在所述逆变器电路的异常时，将保护信号输出到所述高压侧驱动部和所述低压侧驱动部， 所述高压侧驱动部具有输出高压侧内部控制信号的高压侧信号处理部， 所述低压侧驱动部具有输出低压侧内部控制信号的低压侧信号处理部。
2.根据权利要求1所述的半导体集成电路，其特征在于， 所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出， 所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压 侧内部控制信号的输出。
3.根据权利要求1所述的半导体集成电路，其特征在于， 所述高压侧驱动部具有高压侧脉冲信号输出部，该高压侧脉冲信号输出部输出基于所述高压侧内部控制信号的置位脉冲信号和复位脉冲信号。
4.根据权利要求3所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第2高压侧逻辑部，该第2高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
5.根据权利要求4所述的半导体集成电路，其特征在于， 所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出， 所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
6.根据权利要求3所述的半导体集成电路，其特征在于， 所述半导体集成电路具有保护脉冲信号输出部，该保护脉冲信号输出部与所述保护信号输出部连接， 所述保护脉冲信号输出部在接收到所述保护信号时输出保护脉冲信号。
7.根据权利要求6所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第4高压侧逻辑部，该第4高压侧逻辑部与所述保护脉冲信号输出部连接，在接收到所述保护脉冲信号时输出所述复位脉冲信号。
8.根据权利要求7所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第3高压侧逻辑部，该第3高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
9.根据权利要求8所述的半导体集成电路，其特征在于， 所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出， 所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
10.根据权利要求1所述的半导体集成电路，其特征在于， 所述直流电源部是功率因数改善电路，该功率因数改善电路包含功率因数改善开关元件，在所述第I输出端与第2输出端之间输出直流电力， 所述半导体集成电路具有与所述功率因数改善开关元件连接的功率因数改善电路驱动部。
11.根据权利要求10所述的半导体集成电路，其特征在于， 所述高压侧驱动部具有高压侧脉冲信号输出部，该高压侧脉冲信号输出部输出基于所述高压侧内部控制信号的置位脉冲信号和复位脉冲信号。
12.根据权利要求11所述的半导体集成电路，其特征在于， 所述半导体集成电路具有保护脉冲信号输出部，该保护脉冲信号输出部与所述保护信号输出部连接， 所述保护脉冲信号输出部在接收到所述保护信号时输出保护脉冲信号。
13.根据权利要求12所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第4高压侧逻辑部，该第4高压侧逻辑部与所述保护脉冲信号输出部连接，在接收到所述保护脉冲信号时输出所述复位脉冲信号。
14.根据权利要求13所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第3高压侧逻辑部，该第3高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
15.根据权利要求14所述的半导体集成电路，其特征在于， 所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出， 所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
16.一种半导体模块，其特征在于，该半导体模块具有权利要求1至15中的任意一项所述的半导体集成电路、直流电源部以及逆变器电路。
【文档编号】H02H7/122GK203747671SQ201420123307
【公开日】2014年7月30日 申请日期:2014年3月18日 优先权日:2014年3月18日
【发明者】杉田纯一, 坂井邦崇, 砂川千秋, 铃木直仁, 前川祐也 申请人:三垦电气株式会社
【专利摘要】本实用新型提供半导体集成电路和半导体模块，其在半导体模块的异常时可靠地使开关元件断开，从而具有高可靠性。该半导体集成电路用于对逆变器电路进行驱动，所述逆变器电路包含串联连接在直流电源部的第1输出端与第2输出端之间的第1开关元件和第2开关元件，该半导体集成电路特征在于，具有：高压侧驱动部，其与所述第1开关元件连接；低压侧驱动部，其与所述第2开关元件连接；以及保护信号输出部，其至少在所述逆变器电路的异常时，将保护信号输出到所述高压侧驱动部和所述低压侧驱动部，所述高压侧驱动部具有输出高压侧内部控制信号的高压侧信号处理部，所述低压侧驱动部具有输出低压侧内部控制信号的低压侧信号处理部。
【专利说明】半导体集成电路和半导体模块
【技术领域】
[0001]本实用新型涉及例如用于对半导体开关元件进行驱动的半导体集成电路和半导体模块。
【背景技术】
[0002]公知有将功率因数改善电路和逆变器电路密封在单个树脂封装内的以往的半导体模块(专利文献I)。以往的半导体模块包含构成功率因数改善电路的半导体元件和构成逆变器电路的半导体元件。此外，以往的半导体模块包含对功率因数改善电路和逆变器电路的开关元件进行驱动的半导体集成电路。由于以往的半导体模块集成了多个电路部件，因此有助于自身所安装的电路基板的小型化。
[0003]专利文献1:日本特开2002-233165
实用新型内容
[0004]本实用新型提供如下的半导体集成电路和半导体模块:在半导体模块的异常时可靠地使开关元件断开，从而具有高可靠性。
[0005]根据本实用新型的一个方式，提供一种半导体集成电路，其用于对逆变器电路进行驱动，所述逆变器电路包含串联连接在直流电源部的第I输出端与第2输出端之间的第I开关元件和第2开关元件，该半导体集成电路的特征在于，具有:高压侧驱动部，其与所述第I开关元件连接；低压侧驱动部，其与所述第2开关元件连接；以及保护信号输出部，其至少在所述逆变器电路的异常时，将保护信号输出到所述高压侧驱动部和所述低压侧驱动部，所述高压侧驱动部具有输出高压侧内部控制信号的高压侧信号处理部，所述低压侧驱动部具有输出低压侧内部控制信号的低压侧信号处理部。
[0006]所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出，所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
[0007]所述高压侧驱动部具有高压侧脉冲信号输出部，该高压侧脉冲信号输出部输出基于所述高压侧内部控制信号的置位脉冲信号和复位脉冲信号。
[0008]所述高压侧脉冲信号输出部具有第2高压侧逻辑部，该第2高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
[0009]所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出，所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
[0010]所述半导体集成电路具有保护脉冲信号输出部，该保护脉冲信号输出部与所述保护信号输出部连接，所述保护脉冲信号输出部在接收到所述保护信号时输出保护脉冲信号。
[0011]所述高压侧脉冲信号输出部具有第4高压侧逻辑部，该第4高压侧逻辑部与所述保护脉冲信号输出部连接，在接收到所述保护脉冲信号时输出所述复位脉冲信号。
[0012]所述高压侧脉冲信号输出部具有第3高压侧逻辑部，该第3高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
[0013]所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出，所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
[0014]所述直流电源部是功率因数改善电路，该功率因数改善电路包含功率因数改善开关元件，在所述第I输出端与第2输出端之间输出直流电力，所述半导体集成电路具有与所述功率因数改善开关元件连接的功率因数改善电路驱动部。
[0015]所述高压侧驱动部具有高压侧脉冲信号输出部，该高压侧脉冲信号输出部输出基于所述高压侧内部控制信号的置位脉冲信号和复位脉冲信号。
[0016]所述半导体集成电路具有保护脉冲信号输出部，该保护脉冲信号输出部与所述保护信号输出部连接，所述保护脉冲信号输出部在接收到所述保护信号时输出保护脉冲信号。
[0017]所述高压侧脉冲信号输出部具有第4高压侧逻辑部，该第4高压侧逻辑部与所述保护脉冲信号输出部连接，在接收到所述保护脉冲信号时输出所述复位脉冲信号。
[0018]所述高压侧脉冲信号输出部具有第3高压侧逻辑部，该第3高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
[0019]所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出，所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
[0020]根据本实用新型的另一个方式，提供一种半导体模块，其特征在于，该半导体模块具有上述的半导体集成电路、直流电源部以及逆变器电路。
[0021]根据本实用新型，能够提供如下的半导体集成电路和半导体模块:在半导体模块的异常时可靠地使开关元件断开，从而具有高可靠性。
【专利附图】
【附图说明】
[0022]图1是示出本实用新型的实施方式的半导体模块结构的电路图。
[0023]图2是示出本实用新型的实施方式的半导体集成电路结构的结构图。
[0024]图3是示出本实用新型的实施方式的高压侧信号处理部结构的结构图。
[0025]图4是示出本实用新型的实施方式的高压侧脉冲信号输出部结构的结构图。
[0026]标号说明
[0027]1:直流电源部；2:逆变器电路；3:半导体集成电路；10:半导体模块；31:高压侧驱动部；32:低压侧驱动部；33:功率因数改善电路驱动部；34:保护信号输出部；35:保护脉冲信号输出部；311:高压侧信号处理部；312:高压侧脉冲信号输出部；315:高压侧驱动信号输出部；321:高压侧信号处理部；331:功率因数改善信号处理部。
【具体实施方式】
[0028]下面，参照【专利附图】
【附图说明】本实用新型的实施方式。在以下的附图记载中，对于相同或者类似的部分标注相同或者类似的标号。但是，应注意的是，附图是示意性的。另外，以下所示的实施方式例示了用于具体化本实用新型的技术思想的装置和方法，本实用新型的实施方式并没有将构成部件的构造、配置等限定为下述的内容。关于本实用新型的实施方式，可以在权利要求的范围内实施各种变更。
[0029]图1是示出本实用新型的实施方式的半导体模块结构的电路图。图2是示出本实用新型的实施方式的半导体集成电路结构的结构图。本实施方式的半导体模块10具有功率因数改善电路1、逆变器电路2以及半导体集成电路3。半导体集成电路3对逆变器电路2进行驱动。所述逆变器电路2包含串联连接在功率因数改善电路I的第I输出端P+与第2输出端P-之间的第I开关元件Q21 (Q23、Q25)和第2开关元件Q22 (Q24、Q26)。半导体集成电路3具有高压侧驱动部31、低压侧驱动部32以及保护信号输出部34。高压侧驱动部31与第I开关元件Q21 (Q23、Q25)连接。低压侧驱动部32与第2开关元件Q22 (Q24、Q26)连接。至少在逆变器电路2的异常时，保护信号输出部34将保护信号输出到高压侧驱动部31和低压侧驱动部32。高压侧驱动部31具有输出高压侧内部控制信号Sh INT的高压侧信号处理部311。低压侧驱动部32具有输出低压侧内部控制信号Sunt的低压侧信号处理部321。
[0030]本实施方式的半导体模块10安装于电路基板，通过第I输出端子至第3输出端子U、V、W与电机4连接。电机4是例如是三相无刷电机。半导体模块10至少与电抗器L、输出电容器C、控制电源VCC、第I电容器至第3电容器BC1、BC2、BC3以及微电脑MCU连接。半导体模块10是如下的逆变器模块:根据从微电脑MCU接收的控制指令信号，对功率因数改善电路I和逆变器电路2进行控制，向电机4供给规定的交流电力。
[0031]本实施方式的功率因数改善电路I相当于本实用新型的直流电源部。功率因数改善电路I至少具有功率因数改善开关元件Qll和功率因数改善二极管DlI。功率因数改善开关元件Qll例如是IGBT( Insulated Gate Bipolar Transistor:绝缘栅双极晶体管)，该功率因数改善开关元件Qll具有栅极端子、发射极端子以及集电极端子。功率因数改善开关元件Qll的栅极端子与半导体集成电路3连接。功率因数改善开关元件Qll的发射极端子与功率因数改善电路I的第2输出端P-连接。功率因数改善开关元件Qll的集电极端子与功率因数改善二极管Dll的阳极端子和电抗器L连接。功率因数改善二极管Dll的阴极端子与功率因数改善电路I的第I输出端P+连接。输出电容器C连接在第I输出端P+与第2输出端P-之间。功率因数改善电路I将从半导体模块10的外部供给的交流电力转换为规定的直流电力，将规定的直流电力输出到第I输出端P+与第2输出端P-之间。
[0032]逆变器电路2至少具有第I开关元件Q21和第2开关元件Q22。第I开关元件和第2开关元件Q21、Q22例如是IGBT，具有栅极端子、发射极端子以及集电极端子。第I开关元件Q21的栅极端子与半导体集成电路3连接。第I开关元件Q21的发射极端子与第2开关元件Q22的集电极端子连接。第I开关元件Q21的集电极端子与功率因数改善电路I的第I输出端P+连接。第2开关元件Q22的栅极端子与半导体集成电路3连接。第2开关元件Q22的发射极端子与功率因数改善电路I的第2输出端P-连接。第I开关元件Q21与第2开关元件Q22之间的连接点与半导体模块10的第I输出端子U连接。第I开关元件和第2开关元件Q21、Q22分别是高压侧开关元件和低压侧开关元件，构成承担用于对电机4进行驱动的三相输出中的一相的第I输出电路。逆变器电路2将从功率因数改善电路I输出的规定的直流电力转换为规定的交流电力而输出到电机4的各相。
[0033]本实施方式的逆变器电路2除了第I开关元件和第2开关元件Q21、Q22以外，还具有第3开关元件至第6开关元件Q23?Q26。第3开关元件和第4开关元件Q23、Q24的作用和连接关系以及第5开关元件和第6开关元件Q25、Q26的作用和连接关系与第I开关元件和第2开关元件Q21、Q22的作用和连接关系相同，因此省略重复的说明。
[0034]半导体集成电路3具有高压侧驱动部31、低压侧驱动部32、保护信号输出部34以及保护脉冲信号输出部35。半导体集成电路3具有高压侧输入端子H_IN、低压侧输入端子L_IN、功率因数改善输入端子PFC_IN、高压侧输出端子H_0UT、低压侧输出端子L_0UT以及功率因数改善输出端子PFC_0UT。半导体集成电路3通过各个输入端子与微电脑MCU连接。半导体集成电路3通过高压侧输出端子H_0UT与第I开关元件Q21的栅极端子连接。半导体集成电路3通过低压侧输出端子L_0UT与第2开关元件Q22的栅极端子连接。半导体集成电路3通过功率因数改善输出端子PFC_0UT与功率因数改善开关元件Qll的栅极端子连接。
[0035]在半导体集成电路3的内部，高压侧驱动部31与保护信号输出部34和保护脉冲信号输出部35连接。高压侧驱动部31具有高压侧信号处理部311、高压侧脉冲信号输出部312、电平转换部313、触发器部314以及高压侧驱动信号输出部315。高压侧驱动部31从高压侧输出端子H_0UT输出高压侧驱动信号，该高压侧驱动信号基于从微电脑MCU输出的高压侧控制指令信号Sh IN、从保护信号输出部34输出的保护信号Sp以及从保护脉冲信号输出部35输出的保护脉冲信号PSP。
[0036]高压侧信号处理部311与微电脑MCU、保护信号输出部34以及高压脉冲信号输出部312连接。高压侧信号处理部311将基于高压侧控制指令信号Sh IN和保护信号Sp的高压侧内部控制信号Sh INT输出到高压侧脉冲信号输出部312。
[0037]高压侧脉冲信号输出部312与高压侧信号处理部311、保护信号输出部34以及电平转换部313连接。高压侧脉冲信号输出部312将基于高压侧内部控制信号Sh INT和保护信号Sp的置位脉冲信号PSH—s和复位脉冲信号PShjj输出到电平转换部313。
[0038]电平转换部313与高压侧脉冲信号输出部312和触发器部314连接。电平转换部313对置位脉冲信号PSh s和复位脉冲信号PSh κ的电压电平进行转换而输出到触发器部314。
[0039]触发器部314与电平转换部313和高压侧驱动信号输出部315连接。触发器部314将基于从电平转换部313输出的信号的内部信号输出到高压侧驱动信号输出部315。
[0040]高压侧驱动信号输出部315与触发器部314和第I开关元件Q21的栅极端子连接。高压侧驱动信号输出部315将基于从触发器部314输出的内部信号的高压侧驱动信号输出到第I开关元件Q21的栅极端子。
[0041]在半导体集成电路3的内部，低压侧驱动部32与保护信号输出部34连接。低压侧驱动部32具有低压侧信号处理部321和低压侧驱动信号输出部325。低压侧驱动部32从低压侧输出端子L_0UT输出低压侧驱动信号,该低压侧驱动信号基于从微电脑MCU输出的低压侧控制指令信号Sun和从保护信号输出部34输出的保护信号SP。
[0042]低压侧信号处理部321与微电脑MCU、保护信号输出部34以及低压侧驱动信号输出部325连接。低压侧信号处理部321将基于低压侧控制指令信号Sun和保护信号Sp的低压侧内部控制信号Sijnt输出到低压侧驱动信号输出部325。
[0043]低压侧驱动信号输出部325与低压侧信号处理部321和第2开关元件Q22的栅极端子连接。低压侧驱动信号输出部325将基于从低压侧信号处理部321输出的低压侧内部控制信号Sunt的低压侧驱动信号输出到第2开关元件Q22的栅极端子。
[0044]在半导体集成电路3的内部，功率因数改善电路驱动部33与保护信号输出部34连接。功率因数改善电路驱动部33具有功率因数改善信号处理部331和功率因数改善电路信号输出部335。功率因数改善电路侧驱动部33从低压侧输出端子PFC_0UT输出功率因数改善驱动信号，该功率因数改善驱动信号基于从微电脑MCU输出的功率因数改善控制指令信号Spfcun和从保护信号输出部34输出的保护信号SP。
[0045]功率因数改善信号处理部331与微电脑MCU、保护信号输出部34以及功率因数改善驱动信号输出部335连接。功率因数改善信号处理部331将基于功率因数改善控制指令信号Sprc ra和保护信号Sp的功率因数改善内部控制信号SPrc—INT输出到功率因数改善驱动信号输出部335。
[0046]功率因数改善驱动信号输出部335与功率因数改善信号处理部331和功率因数改善开关元件Qll的栅极端子连接。功率因数改善驱动信号输出部335将基于从功率因数改善信号处理部331输出的功率因数改善内部控制信号Sptc int的功率因数改善驱动信号输出到功率因数改善开关元件Qll的栅极端子。
[0047]保护信号输出部34对功率因数改善电路I和逆变器电路2的各个开关元件中的过电流状态和过电压状态、或者温度上升等半导体模块10的异常状态进行检测。在这些异常情况时，保护信号输出部34将高电平的保护信号Sp输出到高压侧驱动部31、低压侧驱动部32、功率因数改善电路驱动部33以及保护脉冲信号输出部35。当检测到保护信号Sp的上升沿(Up Edge)时，脉冲信号输出部35将保护脉冲信号PSp输出到高压侧脉冲信号输出部 312。
[0048]通过这样的结构，高压侧信号处理部311、低压侧信号处理部321以及功率因数改善信号处理部331根据从保护信号输出部34输出的保护信号SP，在半导体模块10的异常时，能够可靠地使第I开关元件和第2开关元件Q21、Q22以及功率因数改善开关元件Qll断开。因此，本实用新型的实施方式的半导体集成电路3和半导体模块10能够得到高可靠性。
[0049]本实施方式的高压侧驱动部31和低压侧驱动部32除了对应于第I开关元件和第2开关元件Q21、Q22的结构以外，还具有对应于第3开关元件至第6开关元件Q23?Q26的结构。对应于第3开关元件和第4开关元件Q23、Q24的结构的作用和连接关系以及对应于第5开关元件和第6开关元件Q25、Q26的结构的作用和连接关系与对应于第I开关元件和第2开关元件Q21、Q22的结构的作用和连接关系相同，因此省略重复的说明。
[0050]图3是示出本实用新型的实施方式的高压侧驱动部结构的结构图。高压侧信号处理部311具有第I高压侧逻辑部LCl。第I高压侧逻辑部LCl在接收到保护信号Sp时抑制高压侧内部控制信号Sh INT的输出。第I高压侧逻辑部LCl具有第I非电路NOTl和第I或非电路N0R1。第I非电路NOTl的输入端子与微电脑MCU连接。第I非电路NOTl的输出端子与第I或非电路NORl的一个输入端子连接。第I或非电路NORl的另一个输入端子与保护信号输出部34连接。第I或非电路NORl的输出端子与高压侧脉冲信号输出部312连接。通过这样的结构，在保护信号Sp为高电平时，第I高压侧逻辑部LCl输出低电平的高压侧内部控制信号Sh INT，在保护信号Sp为低电平时，第I高压侧逻辑部LCl输出对应于高压侧控制指令信号Sh IN的电平的高压侧内部控制信号Sh INT。
[0051]低压侧信号处理部321具有当接收到保护信号Sp时抑制低压侧内部控制信号SlINT的输出的逻辑部。该逻辑部的结构与第I高压侧逻辑部LCl相同，因此省略重复的说明。功率因数改善信号处理部331具有当接收到保护信号Sp时抑制功率因数改善内部控制信号SPF。INT的输出的逻辑部。该逻辑部的结构与第I高压侧逻辑部LCl相同，因此省略重复的说明。通过这样的结构，在半导体模块10的异常时，高压侧信号处理部311、低压侧信号处理部321以及功率因数改善信号处理部331不输出使第I开关元件Q21、第2开关元件Q22以及功率因数改善开关元件Ql I接通的信号。因此，该逻辑部能够改善半导体集成电路3和半导体模块10的可靠性。
[0052]图4是示出本实用新型的实施方式的高压侧脉冲信号输出部结构的结构图。高压侧脉冲信号输出部312具有第2高压侧逻辑部LC2、第3高压侧逻辑部LC3、第4高压侧逻辑部LC4、上升沿检测部3121和下降沿检测部3122。第2高压侧逻辑部LC2在接收到保护信号Sp时抑制置位脉冲信号PSh s的输出。第3高压侧逻辑部LC3在接收到保护信号Sp时抑制置位脉冲信号PSh s的输出。第4高压侧逻辑部LC4在接收到保护信号Sp时输出复位脉冲信号psh—κ。
[0053]第2高压侧逻辑部LC2具有第2非电路N0T2和第2或非电路N0R2。第2非电路N0T2的输入端子经由上升沿检测部3121与高压侧信号处理部311连接。上升沿检测部3121在检测到高压侧内部控制信号Sh INT的上升沿(Up Edge)时输出脉冲信号。第2非电路N0T2的输出端子与第2或非电路N0R2的一个输入端子连接。第2或非电路N0R2的另一个输入端子与保护信号输出部34连接。第2或非电路N0R2的输出端子与电平转换部313连接。通过这样的结构，在保护信号Sp为高电平时，第2高压侧逻辑部LC2输出低电平的置位脉冲信号PSh s，在保护信号Sp为低电平时，第2高压侧逻辑部LC2输出与高压侧内部控制信号Sh INT的上升沿对应的置位脉冲信号PSh s。g卩，在半导体模块10的异常时，高压侧脉冲信号输出部312不输出使第I开关元件Q21接通的信号。因此，第2高压侧逻辑部LC2能够改善半导体集成电路3和半导体模块10的可靠性。
[0054]第3高压侧逻辑部LC3具有第3非电路N0T3和第I异或非电路XNORl。第3非电路N0T3的输入端子与保护信号输出部34连接。第3非电路N0T3的输出端子与第I异或非电路XNORl的一个输入端子连接。第I异或非电路XNORl的另一个输入端子与高压侧信号处理部311连接。第I异或非电路XNORl的输出端子与下降沿检测部3122连接。通过这样的结构，在保护信号Sp为高电平时，第3高压侧逻辑部LC3输出反转了高压侧内部控制信号SH—INT的电平的信号，在保护信号Sp为低电平时,第3高压侧逻辑部LC3输出对应于高压侧内部控制信号SH—INT的信号。S卩，在半导体模块10的异常时,高压侧脉冲信号输出部312使接通第I开关Q21的信号反转。因此，第3高压侧逻辑部LC3能够改善半导体集成电路3和半导体模块10的可靠性。
[0055]第4高压侧逻辑部LC4具有第I或电路ORl。第I或电路ORl的一个输入端子与下降沿检测部3122连接。第I或电路ORl的另一个输入端子与保护脉冲信号输出部35连接。下降沿检测部3122在检测到从第3高压侧逻辑部LC3输出的信号的下降沿(DownEdge)时输出脉冲信号。第I或电路ORl的输出端子与电平转换部313连接。通过这样的结构，第4高压侧逻辑部LC4输出与从下降沿检测部3122输出的脉冲信号和保护脉冲信号PSp对应的复位脉冲信号PSh s。g卩，在半导体模块10的异常时，高压侧脉冲信号输出部312输出使第I开关元件Q21断开的信号。因此，第4高压侧逻辑部LC4能够改善半导体集成电路3和半导体模块10的可靠性。
[0056]如上所述，通过实施方式记载了本实用新型，但是不应理解为构成本公开的一部分的描述和附图限定了本实用新型。本领域技术人员能够根据本公开明确各种替代实施方式、实施例以及应用技术。即，本实用新型当然包含没有在这里记载的各种实施方式等。因此，本实用新型的技术范围仅根据上述的说明而由合理的权利要求范围的实用新型特定事项确定。例如，作为直流电源部1，不限定于功率因数改善电路，也可以采用输出直流电力的公知的开关电源电路或者电池等直流电源装置。此外，也可以根据直流电源部I的结构而省略功率因数改善电路驱动部33。此外，电极4不限于三相无刷电机，也可以是单相电机。此外，半导体模块10也可以构成为包含微电脑MCU。
【权利要求】
1.一种半导体集成电路，其用于对逆变器电路进行驱动，所述逆变器电路包含串联连接在直流电源部的第I输出端与第2输出端之间的第I开关元件和第2开关元件，该半导体集成电路的特征在于，具有: 高压侧驱动部，其与所述第I开关元件连接； 低压侧驱动部，其与所述第2开关元件连接；以及， 保护信号输出部，其至少在所述逆变器电路的异常时，将保护信号输出到所述高压侧驱动部和所述低压侧驱动部， 所述高压侧驱动部具有输出高压侧内部控制信号的高压侧信号处理部， 所述低压侧驱动部具有输出低压侧内部控制信号的低压侧信号处理部。
2.根据权利要求1所述的半导体集成电路，其特征在于， 所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出， 所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压 侧内部控制信号的输出。
3.根据权利要求1所述的半导体集成电路，其特征在于， 所述高压侧驱动部具有高压侧脉冲信号输出部，该高压侧脉冲信号输出部输出基于所述高压侧内部控制信号的置位脉冲信号和复位脉冲信号。
4.根据权利要求3所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第2高压侧逻辑部，该第2高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
5.根据权利要求4所述的半导体集成电路，其特征在于， 所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出， 所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
6.根据权利要求3所述的半导体集成电路，其特征在于， 所述半导体集成电路具有保护脉冲信号输出部，该保护脉冲信号输出部与所述保护信号输出部连接， 所述保护脉冲信号输出部在接收到所述保护信号时输出保护脉冲信号。
7.根据权利要求6所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第4高压侧逻辑部，该第4高压侧逻辑部与所述保护脉冲信号输出部连接，在接收到所述保护脉冲信号时输出所述复位脉冲信号。
8.根据权利要求7所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第3高压侧逻辑部，该第3高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
9.根据权利要求8所述的半导体集成电路，其特征在于， 所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出， 所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
10.根据权利要求1所述的半导体集成电路，其特征在于， 所述直流电源部是功率因数改善电路，该功率因数改善电路包含功率因数改善开关元件，在所述第I输出端与第2输出端之间输出直流电力， 所述半导体集成电路具有与所述功率因数改善开关元件连接的功率因数改善电路驱动部。
11.根据权利要求10所述的半导体集成电路，其特征在于， 所述高压侧驱动部具有高压侧脉冲信号输出部，该高压侧脉冲信号输出部输出基于所述高压侧内部控制信号的置位脉冲信号和复位脉冲信号。
12.根据权利要求11所述的半导体集成电路，其特征在于， 所述半导体集成电路具有保护脉冲信号输出部，该保护脉冲信号输出部与所述保护信号输出部连接， 所述保护脉冲信号输出部在接收到所述保护信号时输出保护脉冲信号。
13.根据权利要求12所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第4高压侧逻辑部，该第4高压侧逻辑部与所述保护脉冲信号输出部连接，在接收到所述保护脉冲信号时输出所述复位脉冲信号。
14.根据权利要求13所述的半导体集成电路，其特征在于， 所述高压侧脉冲信号输出部具有第3高压侧逻辑部，该第3高压侧逻辑部与所述保护信号输出部连接，在接收到所述保护信号时抑制所述置位脉冲信号的输出。
15.根据权利要求14所述的半导体集成电路，其特征在于， 所述高压侧信号处理部具有第I高压侧逻辑部，该第I高压侧逻辑部在接收到所述保护信号时抑制所述高压侧内部控制信号的输出， 所述低压侧信号处理部具有低压侧逻辑部，该低压侧逻辑部在接收到所述保护信号时抑制所述低压侧内部控制信号的输出。
16.一种半导体模块，其特征在于，该半导体模块具有权利要求1至15中的任意一项所述的半导体集成电路、直流电源部以及逆变器电路。
【文档编号】H02H7/122GK203747671SQ201420123307
【公开日】2014年7月30日 申请日期:2014年3月18日 优先权日:2014年3月18日
【发明者】杉田纯一, 坂井邦崇, 砂川千秋, 铃木直仁, 前川祐也 申请人:三垦电气株式会社
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1