一种电机驱动器电路板以及电机驱动器的制作方法

本实用新型涉及电机技术领域，尤其涉及一种电机驱动器电路板以及电机驱动器。

背景技术：

目前，现有的电机驱动器可以实现一路直流无刷电机驱动功能，允许母线电压范围为18V～40V，支持采集三相霍尔传感器信号，长×宽×高分别为80×28×10mm。核心采用一片单片机接收控制器输入的DIR信号和PWM信号，驱动器部分采用前置驱动芯片和6片分立的MOSFET场效应管组成，允许最大持续电流5A，峰值输出电流8A。该驱动器产品虽然在国内同尺寸规格下，属于功率较大的型号，但是对于某些军工特种领域，例如在航空、航天、兵器及工业自动化领域，以及对于小型化和高功率有特殊要求的领域仍不满足需要。

技术实现要素：

本实用新型提供了一种电机驱动器电路板，能够同时驱动多路电机实现稳速控制，具备宽供电电压输入，大电流输出，能够适应不同应用场合。

本实用新型提供了一种电机驱动器电路板，包括：电源电路、处理器电路和驱动器电路；其中：

所述电源电路包括第一电源芯片和第二电源芯片，所述处理器电路包括FPGA处理器，所述驱动器电路包括两个或两个以上的驱动芯片；

所述第一电源芯片与所述FPGA处理器相连，为所述FPGA处理器提供工作电源；

所述第二电源芯片分别与所述两个或两个以上的驱动芯片相连，为所述驱动芯片提供工作电源；

所述FPGA处理器分别与所述两个或两个以上的驱动芯片相连，基于输出的控制信号控制驱动所述驱动芯片。

优选地，所述电路板还包括：与所述FPGA处理器相连，将输入信号进行隔离后输入至所述FPGA处理器的光电耦合器。

优选地，所述驱动芯片为DRV8332。

优选地，所述第一电源芯片和第二电源芯片均为LT8631。

优选地，所述第一电源芯片的输出电压为3.3V，所述第二电源芯片的输出电压为12V。

一种电机驱动器，包括：电机驱动器电路板、盖板和底板；其中：

所述电机驱动器电路板固定在所述底板上；

所述盖板固定在所述底板上，所述电机驱动器电路板封装在所述盖板和底板形成的空间内。

优选地，所述电机驱动器电路板包括：电源电路、处理器电路和驱动器电路；其中：

所述电源电路包括第一电源芯片和第二电源芯片，所述处理器包括FPGA处理器，所述驱动器电路包括两个或两个以上的驱动芯片；

所述第一电源芯片与所述FPGA处理器相连，为所述FPGA处理器提供工作电源；

所述第二电源芯片分别与所述两个或两个以上的驱动芯片相连，为所述驱动芯片提供工作电源；

所述FPGA处理器分别与所述两个或两个以上的驱动芯片相连，基于输出的控制信号控制驱动所述驱动芯片。

优选地，所述电机驱动器电路板还包括：与所述FPGA处理器相连，将输入信号进行隔离后输入至所述FPGA处理器的光电耦合器。

优选地，所述驱动芯片为DRV8332。

优选地，所述第一电源芯片和第二电源芯片均为LT8631。

由上述方案可知，本实用新型提供的一种电机驱动器电路板，包括电源电路、处理器电路和驱动器电路；其中：电源电路包括第一电源芯片和第二电源芯片，处理器包括FPGA处理器，驱动器电路包括两个或两个以上的驱动芯片；第一电源芯片与所述FPGA处理器相连，为FPGA处理器提供工作电源；第二电源芯片分别与两个或两个以上的驱动芯片相连，为驱动芯片提供工作电源；FPGA处理器分别与两个或两个以上的驱动芯片相连，基于输出的控制信号控制驱动所述驱动芯片。电路板通过采用高性能、小尺寸、单一电源供电的FPGA处理器，利用并行处理能力解决了实时性问题，同时采用两个或两个以上的驱动芯片，整体上实现了能够同时驱动多路电机实现稳速控制，具备宽供电电压输入，大电流输出，能够适应不同的应用场合。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型公开的一种电机驱动器电路板实施例1的结构示意图；

图2为本实用新型公开的一种电机驱动器电路板实施例2的结构示意图；

图3为本实用新型公开的一种电机驱动器电路板实施例3的结构示意图；

图4为本实用新型公开的一种电机驱动器实施例1的结构示意图；

图5为本实用新型公开的一种电机驱动器中其中一种电机驱动器电路板的结构示意图；

图6为本实用新型公开的一种电机驱动器中另一种电机驱动器电路板的结构示意图；

图7为本实用新型公开的一种电机驱动器中另一种电机驱动器电路板的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，为本实用新型公开的一种电机驱动器电路板实施例1的结构示意图，该电机驱动器电路板包括：电源电路11、处理器电路12和驱动器电路13；其中：

电源电路11包括第一电源芯片111和第二电源芯片112，处理器电路12包括FPGA处理器121，驱动器电路13包括两个或两个以上的驱动芯片，如图1所示的第一驱动芯片131、第二驱动芯片132、第N驱动芯片133；

第一电源芯片111与FPGA处理器121相连，为FPGA处理器121提供工作电源；

第二电源芯片112分别与驱动电路13中的驱动芯片相连，为驱动芯片提供工作电源；

FPGA处理器121分别与驱动电路13中的驱动芯片相连，基于输出的控制信号控制驱动驱动芯片。

在上述实施例中，电机驱动器电路板的工作原理为：通过电源电路11中的第一电源芯片111和第二电源芯片112分别给FPGA处理器121和驱动器电路13中的驱动芯片提供工作电源，FPGA处理器121接收来自上位机输出的PWM脉宽信号和DIR方向信号，PWM脉宽信号控制电机的转速，DIR方向信号控制电机的转向，FPGA处理器121对接收的信号进行算法处理后，输出控制信号驱动驱动器电路13中的驱动芯片工作。电路板通过采用高性能、小尺寸、单一电源供电的FPGA处理器，利用并行处理能力解决了实时性问题，同时采用两个或两个以上的驱动芯片，整体上实现了能够同时驱动多路电机实现稳速控制，具备宽供电电压输入，大电流输出，能够适应不同的应用场合。

如图2所示，为本实用新型公开的一种电机驱动器电路板实施例2的结构示意图，该电机驱动器电路板包括：电源电路21、处理器电路22、驱动器电路23和光电耦合器24；其中：

电源电路21包括第一电源芯片211和第二电源芯片212，处理器电路22包括FPGA处理器221，驱动器电路23包括两个或两个以上的驱动芯片，如图2所示的第一驱动芯片231、第二驱动芯片232、第N驱动芯片233；

第一电源芯片211与FPGA处理器221相连，为FPGA处理器221提供工作电源；

第二电源芯片212分别与驱动器电路23中的驱动芯片相连，为驱动芯片提供工作电源；

光电耦合器24与FPGA处理器221相连，将输入信号进行隔离后输入至所述FPGA处理器221；

FPGA处理器221分别与驱动器电路23中的驱动芯片相连，基于输出的控制信号控制驱动驱动芯片。

在上述实施例中，电机驱动器电路板的工作原理为：通过电源电路21中的第一电源芯片211和第二电源芯片212分别给FPGA处理器221和驱动器电路23中的驱动芯片提供工作电源，光电耦合器24将来自上位机输出的PWM脉宽信号和DIR方向信号进行隔离后，输入至FPGA处理器221，其中，PWM脉宽信号控制电机的转速，DIR方向信号控制电机的转向，FPGA处理器221对接收的信号进行算法处理后，输出控制信号驱动驱动器电路23中的驱动芯片工作。电路板通过采用高性能、小尺寸、单一电源供电的FPGA处理器，利用并行处理能力解决了实时性问题，同时采用两个或两个以上的驱动芯片，整体上实现了能够同时驱动多路电机实现稳速控制，具备宽供电电压输入，大电流输出，能够适应不同的应用场合。

如图3所示，为本实用新型实施例3公开的能够支持两路电机驱动的电机驱动器电路板的结构示意图，该电机驱动器电路板包括：电源电路31、处理器电路32、驱动器电路33和光电耦合器34；其中：

电源电路31包括第一电源芯片311和第二电源芯片312，处理器电路32包括FPGA处理器321，驱动器电路33包括第一驱动芯片331和第二驱动芯片332；

第一电源芯片311与FPGA处理器321相连，为FPGA处理器321提供工作电源；

第二电源芯片312分别与第一驱动芯片331和第二驱动芯片332相连，为驱动芯片提供工作电源；

光电耦合器34与FPGA处理器321相连，将输入信号进行隔离后输入至所述FPGA处理器321；

FPGA处理器321分别与第一驱动芯片331和第二驱动芯片332相连，基于输出的控制信号控制驱动第一驱动芯片331和第二驱动芯片332。

在上述实施例中，电机驱动器电路板的工作原理为：通过电源电路31中的第一电源芯片311和第二电源芯片312分别给FPGA处理器321和驱动器电路33中的第一驱动芯片331和第二驱动芯片332提供工作电源，光电耦合器34将来自上位机输出的PWM脉宽信号和DIR方向信号进行隔离后，输入至FPGA处理器321，其中，PWM脉宽信号控制电机的转速，DIR方向信号控制电机的转向，FPGA处理器321对接收的信号进行算法处理后，输出控制信号驱动驱动器电路33中的第一驱动芯片331和第二驱动芯片332工作。电路板通过采用高性能、小尺寸、单一电源供电的FPGA处理器，利用并行处理能力解决了实时性问题，同时采用两个驱动芯片，整体上实现了能够同时驱动多路电机实现稳速控制，具备宽供电电压输入，大电流输出，能够适应不同的应用场合。

具体的，在上述实施例中，采用一片FPGA处理器，由于该电路板要求同时支持两路电机驱动，所以对处理器的计算速度要求很高。处理器需要在1ms内完成一次速度环计算并在50us内完成一次电流环计算，工作主频100MHz以上，外形尺寸不超过11×11mm，高度低于2mm，无需额外散热处理。普通的单片机或者DSP无法满足要求；而高性能DSP处理器，虽然其计算性能满足要求，但是外形尺寸、电源需求等指标往往无法满足。所以最佳的解决方案是采用高性能、小尺寸、单一电源供电的FPGA处理器。

驱动芯片选用集成电机驱动芯片，支持直流无刷电机和永磁同步电机。要求该芯片可承受母线电压不低于50V，允许可持续驱动电流大于7A，峰值驱动电流达10A，PWM频率不低于100kHz。芯片内置过流保护，欠压保护和过温保护。芯片外形尺寸长宽高不超过为16×16×3.6mm。本例可选用三相直流电机驱动芯片DRV8332，片内可持续驱动电流8A，峰值驱动电流达13A，PWM频率最高可达500kHz，芯片内置过流保护，欠压保护和过温保护等各项指标均满足要求。由于本实施例需要支持驱动两路电机，因此电路板上布置两片驱动芯片。

由于板上空间极其有限，故电源部分需选用高集成度芯片，电压输入范围10V～60V，输出电压范围3.3V～15V，输出电流不小于1A，尺寸不超过7×7mm，外围电路较少。本例选用LT8631电源芯片解决方案，性能满足上述指标要求，外围电路极简单，适合用于空间紧凑的电路设计。本例中需要输出2种电源，分别为3.3V和12V，故板上具备2套电源电路。其中3.3V给FPGA处理器供电，12V给驱动芯片供电。

如图4所示，为本实用新型公开的一种电机驱动器实施例1的结构示意图，该电机驱动器包括：电机驱动器电路板41、盖板42和底板43；其中：

电机驱动器电路板41固定在底板43上；

盖板42固定在底板43上，电机驱动器电路板41封装在盖板42和底板43形成的空间内。

本电机驱动器的结构部分由盖板42和底板43两部分组成，底板43和盖板42之间安装电机驱动器电路板41，电机驱动器电路板41可通过压紧螺钉固定，完成电路板安装后，可通过紧固螺钉将电机驱动器电路板41固定在底板43上，盖板42可通过紧固螺钉固定在底板43上。

具体的，上述实施例中的电机驱动器电路板其中一种结构示意图如图5所示，该电机驱动器电路板包括：电源电路51、处理器电路52和驱动器电路53；其中：

电源电路51包括第一电源芯片511和第二电源芯片512，处理器电路52包括FPGA处理器521，驱动器电路53包括两个或两个以上的驱动芯片，如图5所示的第一驱动芯片531、第二驱动芯片532、第N驱动芯片533；

第一电源芯片511与FPGA处理器521相连，为FPGA处理器521提供工作电源；

第二电源芯片512分别与驱动器电路53中的驱动芯片相连，为驱动芯片提供工作电源；

FPGA处理器521分别与驱动器电路53中的驱动芯片相连，基于输出的控制信号控制驱动驱动芯片。

电机驱动器电路板的工作原理为：通过电源电路51中的第一电源芯片511和第二电源芯片512分别给FPGA处理器521和驱动器电路53中的驱动芯片提供工作电源，FPGA处理器521接收来自上位机输出的PWM脉宽信号和DIR方向信号，PWM脉宽信号控制电机的转速，DIR方向信号控制电机的转向，FPGA处理器521对接收的信号进行算法处理后，输出控制信号驱动驱动器电路53中的驱动芯片工作。电路板通过采用高性能、小尺寸、单一电源供电的FPGA处理器，利用并行处理能力解决了实时性问题，同时采用两个或两个以上的驱动芯片，整体上实现了能够同时驱动多路电机实现稳速控制，具备宽供电电压输入，大电流输出，能够适应不同的应用场合。

具体的，上述实施例中的电机驱动器电路板另一种结构示意图如图6所示，该电机驱动器电路板包括：电源电路61、处理器电路62、驱动器电路63和光电耦合器64；其中：

电源电路61包括第一电源芯片611和第二电源芯片612，处理器电路62包括FPGA处理器621，驱动器电路63包括两个或两个以上的驱动芯片，如图6所示的第一驱动芯片631、第二驱动芯片632、第N驱动芯片633；

第一电源芯片611与FPGA处理器621相连，为FPGA处理器621提供工作电源；

第二电源芯片612分别与驱动器电路63中的驱动芯片相连，为驱动芯片提供工作电源；

光电耦合器64与FPGA处理器621相连，将输入信号进行隔离后输入至所述FPGA处理器621；

FPGA处理器621分别与驱动器电路63中的驱动芯片相连，基于输出的控制信号控制驱动驱动芯片。

电机驱动器电路板的工作原理为：通过电源电路61中的第一电源芯片611和第二电源芯片612分别给FPGA处理器621和驱动器电路63中的驱动芯片提供工作电源，光电耦合器64将来自上位机输出的PWM脉宽信号和DIR方向信号进行隔离后，输入至FPGA处理器621，其中，PWM脉宽信号控制电机的转速，DIR方向信号控制电机的转向，FPGA处理器621对接收的信号进行算法处理后，输出控制信号驱动驱动器电路63中的驱动芯片工作。电路板通过采用高性能、小尺寸、单一电源供电的FPGA处理器，利用并行处理能力解决了实时性问题，同时采用两个或两个以上的驱动芯片，整体上实现了能够同时驱动多路电机实现稳速控制，具备宽供电电压输入，大电流输出，能够适应不同的应用场合。

如图7所示，为本实用新型实施例公开的能够支持两路电机驱动的电机驱动器电路板的结构示意图，该电机驱动器电路板包括：电源电路71、处理器电路72、驱动器电路73和光电耦合器74；其中：

电源电路71包括第一电源芯片711和第二电源芯片712，处理器电路72包括FPGA处理器721，驱动电路73包括第一驱动芯片731和第二驱动芯片732；

第一电源芯片711与FPGA处理器721相连，为FPGA处理器721提供工作电源；

第二电源芯片712分别与第一驱动芯片731和第二驱动芯片732相连，为驱动芯片提供工作电源；

光电耦合器74与FPGA处理器721相连，将输入信号进行隔离后输入至所述FPGA处理器721；

FPGA处理器721分别与第一驱动芯片731和第二驱动芯片732相连，基于输出的控制信号控制驱动第一驱动芯片731和第二驱动芯片732。

在上述实施例中，电机驱动器电路板的工作原理为：通过电源电路71中的第一电源芯片711和第二电源芯片712分别给FPGA处理器721和驱动器电路73中的第一驱动芯片731和第二驱动芯片732提供工作电源，光电耦合器74将来自上位机输出的PWM脉宽信号和DIR方向信号进行隔离后，输入至FPGA处理器721，其中，PWM脉宽信号控制电机的转速，DIR方向信号控制电机的转向，FPGA处理器721对接收的信号进行算法处理后，输出控制信号驱动驱动器电路73中的第一驱动芯片731和第二驱动芯片732工作。电路板通过采用高性能、小尺寸、单一电源供电的FPGA处理器，利用并行处理能力解决了实时性问题，同时采用两个驱动芯片，整体上实现了能够同时驱动多路电机实现稳速控制，具备宽供电电压输入，大电流输出，能够适应不同的应用场合。

具体的，在上述实施例中，采用一片FPGA处理器，由于该电路板要求同时支持两路电机驱动，所以对处理器的计算速度要求很高。处理器需要在1ms内完成一次速度环计算并在50us内完成一次电流环计算，工作主频100MHz以上，外形尺寸不超过11×11mm，高度低于2mm，无需额外散热处理。普通的单片机或者DSP无法满足要求；而高性能DSP处理器，虽然其计算性能满足要求，但是外形尺寸、电源需求等指标往往无法满足。所以最佳的解决方案是采用高性能、小尺寸、单一电源供电的FPGA处理器。

驱动芯片选用集成电机驱动芯片，支持直流无刷电机和永磁同步电机。要求该芯片可承受母线电压不低于50V，允许可持续驱动电流大于7A，峰值驱动电流达10A，PWM频率不低于100kHz。芯片内置过流保护，欠压保护和过温保护。芯片外形尺寸长宽高不超过为16×16×3.6mm。本例可选用三相直流电机驱动芯片DRV8332，片内可持续驱动电流8A，峰值驱动电流达13A，PWM频率最高可达500kHz，芯片内置过流保护，欠压保护和过温保护等各项指标均满足要求。由于本实施例需要支持驱动两路电机，因此电路板上布置两片驱动芯片。

由于板上空间极其有限，故电源部分需选用高集成度芯片，电压输入范围10V～60V，输出电压范围3.3V～15V，输出电流不小于1A，尺寸不超过为7×7mm，外围电路较少。本例选用LT8631电源芯片解决方案，性能满足上述指标要求，外围电路极简单，适合用于空间紧凑的电路设计。本例中需要输出2种电源，分别为3.3V和12V，故板上具备2套电源电路。其中3.3V给FPGA处理器供电，12V给驱动芯片供电。

本实施例方法所述的功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算设备可读取存储介质中。基于这样的理解，本实用新型实施例对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一台计算设备(可以是个人计算机，服务器，移动计算设备或者网络设备等)执行本实用新型各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。