应用于集成电路的输入过压保护电路的制作方法

本发明涉及集成电路芯片的过压保护，特别是一种应用于集成电路的输入过压保护电路，通过外置于集成电路芯片的MOS开关管断开高压以避免高压直接输入而损坏芯片内部电路，从而实现对芯片内部电路的过压保护。

背景技术：

由于电池和电动车等的应用，加上新的功率工艺GaN,SIC的发展，半导体能处理的电压幅度越来越高。连UL认证都把安全工作电压提高到60V。而工业化4.0,对工业控制系统的自动化和可靠性提出了严格的要求。本身这类高压直流可能产生于前端的AC-DC电源开环，带电插拔，工业，航空浪涌，还有就是汽车发动机在抛载的情况下，马达大比例速度变化和刹车等产生高电压。本发明人认为，这么高的电压如果在半导体电源损坏的情况下，如何保护高压电源不直接输出到低压控制端而烧毁系统是需要解决的技术问题。我们知道在双极性三极管工艺下，由于高压损坏，三极管CE级间是背对背的，而MOSFET的电压击穿下，DS极直接短路，输入高压就会直接输出到电压侧。现有技术中的解决方式包括提高MOSFET(半导体的工艺)的耐压或降额使用；或者采用双调整管技术，当一只MOSFET损坏，另一只切入；或者客户可以外加一只耐更加高压的loadswitch(负载开关)，一旦检测到过压信号，立刻关断loadswitch。但这一切都是临时的，不彻底的解决方案，成本也高,也不是万全的方案。

技术实现要素：

本发明针对现有技术中存在的缺陷或不足，提供一种应用于集成电路的输入过压保护电路，通过外置于集成电路芯片的MOS开关管断开高压以避免高压直接输入而损坏芯片内部电路，从而实现芯片内部电路的过压保护。由于采用输入过压外置保护方式，对于过压值用户可以自己设置，外置于集成电路芯片的MOS开关管用户可以根据自己预测的最高的电压而选择此电压下的MOSFET，并且如果损坏，用户可以再次更换外置的MOSFET过压保护开关。

本发明技术方案如下：

应用于集成电路的输入过压保护电路，其特征在于，包括集成电路芯片，所述集成电路芯片中具有受保护芯片电路，所述集成电路芯片的外部设置有外置过压保护MOS开关管，所述外置过压保护MOS开关管位于外部输入电压端与受保护芯片电路供电电压端之间。

所述外置过压保护MOS开关管为第三NMOS管，所述第三NMOS管的漏极连接外部输入电压端，所述第三NMOS管的源极连接受保护芯片电路供电电压端，所述第三NMOS管的栅极通过第一电容接地。

所述受保护芯片电路供电电压端通过第二电容接地，所述第二电容即芯片内部电源滤波电容。

所述第三NMOS管的栅极通过第一电阻连接所述第三NMOS管的漏极。

所述集成电路芯片中包括第一NMOS管、第二NMOS管和第一倒相放大器。

所述第一NMOS管的漏极和所述第二NMOS管的漏极均连接所述第三NMOS管的栅极，所述第一NMOS管的源极连接所述受保护芯片电路供电电压端，所述第一NMOS管的栅极通过第一倒相放大器连接所述第二NMOS管的栅极，所述第一NMOS管的栅极接收所述受保护芯片电路输出的过压控制信号，所述第二NMOS管的源极连接受保护芯片电路中升压电路。

第一电阻和第一电容构成的RC电路决定所述第三NMOS管栅电压的启动速度，即受保护芯片电路供电电压的上电速度。

第一电阻和第一电容构成的RC电路时间常数能够根据实际需要设定。

所述受保护芯片电路中升压电路产生一个“受保护芯片电路供电电压+5伏”的电压作为所述第三NMOS管的栅极驱动源。

所述外置过压保护MOS开关管通过可更换连接结构设置于所述集成电路芯片的封装结构外部，所述封装结构的内部包括所述受保护芯片电路和附加电路，所述附加电路从所述受保护芯片电路中获得过压控制信号OVP和作为所述外置过压保护MOS开关管栅极驱动源的电压。

本发明技术效果如下：本发明应用于集成电路的输入过压保护电路，采用输入过压外置保护方式，当外部输入电压非正常升高时，过压保护MOSFET可有效保护受保护芯片电路免受损伤，同时又不影响芯片的正常工作。本发明利用开关电源控制IC内部的上管驱动的Boost电路产生一个高于输入电压5V的栅极驱动源，而无需客户另外加电路。客户可以设置安全的过压保护点，并且带有回滞，比较灵活。这个电路解决了短时间高压后，电路还可以自己恢复工作，回避了临时高压脉冲问题。客户可以根据自己的需要灵活选择外置的MOSFET的耐压。

本发明具有的特点：1、能完全解决高压这个危险；2、成本低廉；3、损坏的情况下，客户自己都可以更换，系统完全安全。

附图说明

图1是实施本发明应用于集成电路的输入过压保护电路示意图。

图2是不同阶段中VIN(外部输入电压)、VCC(芯片供电电压)、OVP(过压控制信号)的波形示意图。图2中S1为输入启动阶段，S2为输入过压阶段，S3为恢复正常阶段，VT1为过压阶段上门限电压，VT2为过压阶段下门限电压。

附图标记列示如下：1-受保护芯片电路；2-集成电路芯片；3-受保护芯片电路中升压电路端(驱动信号电压值VCC+5V)；4-受保护芯片电路中升压电路(BST，即Boost电路)；5-附加电路；VIN-外部输入电压端或外部输入电压或外部输入电压值；VCC-芯片供电电压端或芯片供电电压或芯片供电电压值；OVP-过压控制信号；D1-第一倒相放大器；R1-第一电阻；C1-第一电容；C2-第二电容或芯片内部电源滤波电容；M1-第一NMOS管；M2-第二NMOS管；M3-第三NMOS管或外置保护NMOS管或过压保护NMOS管；Vog-栅电压端或栅电压或栅电压值；S1-输入启动阶段；S2-输入过压阶段；S3-恢复正常阶段；VT1-过压阶段上门限电压；VT2-过压阶段下门限电压。

具体实施方式

下面结合附图(图1-图2)对本发明进行说明。

图1是实施本发明应用于集成电路的输入过压保护电路示意图。图2是不同阶段中VIN、VCC、OVP的波形示意图。如图1至图2所示，应用于集成电路的输入过压保护电路，包括集成电路芯片2，所述集成电路芯片2中具有受保护芯片电路1，所述集成电路芯片2的外部设置有外置过压保护MOS开关管，所述外置过压保护MOS开关管位于外部输入电压端VIN与受保护芯片电路供电电压端VCC之间。所述外置过压保护MOS开关管为第三NMOS管M3，所述第三NMOS管M3的漏极连接外部输入电压端VIN，所述第三NMOS管M3的源极连接受保护芯片电路供电电压端VCC，所述第三NMOS管M3的栅极通过第一电容接地C1。所述受保护芯片电路供电电压端VCC通过第二电容C2接地，所述第二电容C2即芯片内部电源滤波电容。所述第三NMOS管M3的栅极通过第一电阻R1连接所述第三NMOS管M3的漏极。所述集成电路芯片2中包括第一NMOS管M1、第二NMOS管M2和第一倒相放大器D1。所述第一NMOS管M1的漏极和所述第二NMOS管M2的漏极均连接所述第三NMOS管M3的栅极，所述第一NMOS管M1的源极连接所述受保护芯片电路供电电压端VCC，所述第一NMOS管M1的栅极通过第一倒相放大器D1连接所述第二NMOS管M2的栅极，所述第一NMOS管M1的栅极接收所述受保护芯片电路1输出的过压控制信号OVP，所述第二NMOS管M2的源极连接受保护芯片电路中升压电路4。第一电阻R1和第一电容C1构成的RC电路决定所述第三NMOS管M3栅电压Vog的启动速度，即受保护芯片电路供电电压VCC的上电速度。第一电阻R1和第一电容C1构成的RC电路时间常数能够根据实际需要设定。所述受保护芯片电路中升压电路4产生一个“受保护芯片电路供电电压+5伏”即VCC+5V的电压作为所述第三NMOS管M3的栅极驱动源。所述外置过压保护MOS开关管通过可更换连接结构设置于所述集成电路芯片2的封装结构外部，所述封装结构的内部包括所述受保护芯片电路1和附加电路5，所述附加电路5从所述受保护芯片电路1中获得过压控制信号OVP和作为所述外置过压保护MOS开关管M3栅极驱动源的电压。

当电路正常工作时，随着外部输入电压VIN的上升，受保护芯片电路供电电压VCC开始上升，此时芯片外部保护作用的MOSFET即第三NMOS管M3栅电压Vog连接到受保护芯片电路产生的VCC+5V的电压即受保护芯片电路中升压电路端3的驱动信号电压值VCC+5V，MOSFET完全导通，VCC＝VIN。

当输入电压VIN上升到一定值，检测到受保护芯片电路供电电压VCC大于设置的OVP上门限电压时，外部MOSFET栅电压Vog将会接到VIN，MOSFET关断，并关断受保护芯片电路内部的主要环路。之后受保护芯片电路的输入电压VCC会持续降低，当输入电压VCC低于设置的OVP下门限电压VT2时，受保护芯片电路重新开始工作，MOS FET栅电压Vog重新被连接到VCC+5V的电压，输入电压VCC继续上升，直至VCC＝VIN。在此过程中如果VCC大于OVP上门限电压，说明输入过压状态一直持续，受保护芯片电路将会重复上述过程。如果VCC＝VIN<过压上门限电压VT1，则说明输入过压状态解除，受保护芯片电路将继续正常工作。其中R1和C1构成的RC电路决定外部保护MOSFET即第三NMOS管M3栅电压的启动速度，即受保护芯片电路供电电压的上电速度，R1和C1构成的RC电路时间常数可根据实际需要选取，C2是受保护芯片电路电源的滤波电容。图2给出了输入启动阶段S1，输入过压阶段S2，输入恢复正常阶段S3这三个阶段的外部电压VIN，芯片电压VCC和OVP信号的波形。通过仿真波形(例如，设定仿真条件：R1＝100K，C1＝4.7n，C2＝1u)得到的结论：当外部输入电压非正常升高时，过压保护MOSFET可有效保护受保护芯片电路免受损伤，同时又不影响芯片的正常工作。

在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。