专利名称：可免除频率漂移及抖动的锁相回路环架构的制作方法
技术领域：
本发明是有关锁相回路的技术领域，尤指一种可免除频率漂移及抖动的锁相回路环架构。
背景技术：
随著电子科技的快速进步，多样化的应用已可由各种电子产品所提供，例如，以区域网路卡提供个人电脑连线上网的功能，或是以影像视讯卡提供多媒体的功能等应用。而在现有的乙太网路(Ethernet)的通讯协定中，是以125MHz作为其传送器(Transmitter)和接收器(Receiver)工作的频率，但在其他许多的应用，尤其是电视影像方面，则是使用14.318MHz作为其工作频率，因此，如果在同一片电路板上，同时要用到这两种应用，则不可避免地要使用二颗石英振荡器来分别产生14.318MHz及125MHz的频率。
由于电子产品强调其轻薄短小的特性，又基于降低制造成本的需求，在一电子产品上同时使用两颗石英振荡器便难以符合实际的需求。故如何在两颗石英振荡器中，节省其中一颗，便成为电路设计上的目标。而由于14.318MHz的石英振荡器比125MHz的石英振荡器便宜，所以一种直观的解决方案便是在电路板上使用一颗14.318MHz石英振荡器，另外用锁相回路环(Phase-locked Loop，简称PLL)把14.318MHz的频率放大而产生125MHz的频率。
然而，前述14.318MHz及125MHz两种频率间并无简单的倍率关系，因此，实际上无法由直接将14.318MHz放大而得到125MHz的频率。一种可行的解决方法是将14.318MHz除以很大的数字(例如为数百)，之后，再把频率放大数百倍至125MHz的附近，但此种方式会造成两个问题其一为放大数百倍的锁相回路环的长时间频率抖动(Long-term Jitter)较大，另一为所得到的频率并不是准确的125MHz，故会有频率漂移(Frequency Drift)的缺点。因此，前述公知以PLL电路来放大频率的技术实有予以改进的必要。
发明内容
本发明的目的在于提供一种锁相回路环架构，其完全没有频率漂移，且可将长时间频率抖动控制在应用规格的要求之下。
本发明的另一目的在于提供一种锁相回路环架构，其适用由14.318MHz石英振荡器来产生准确的125MHz频率。
依据本发明的一特色，提出一可免除频率漂移及抖动的锁相回路环架构，其主要包括一第一除频器，其对一输入参考讯号进行除频；一第二除频器，对一振荡讯号进行除频；一相位比较器，比较该第一除频器的输出除频讯号与该第二除频器的输出除频讯号，以侦测其相位差；一低通滤波器，对该相位差进行低通滤波处理；一电压控制振荡器，依据该低通滤波处理后的相位差而产生该振荡讯号与至少一与该振荡讯号相同频率的相移振荡讯号，该相移振荡讯号与该振荡讯号相差一相位；一相位吞噬器，其由该等不同相位的振荡讯号与相移振荡讯号中，由选择某一个相位输出，而产生一相位吞噬除频讯号，该相位吞噬除频讯号在该振荡讯号的每X个时脉中，增加至少一个相位，其中X为正整数；以及，一第三除频器，将该相位吞噬除频讯号进行除频，以产生一输出讯号。
依据本发明的另一特色，提出一可免除频率漂移及抖动的锁相回路环架构，其主要包括一第一除频器，其对一输入参考讯号进行除频；一第二除频器，对一相位吞噬除频讯号进行除频；一相位比较器，比较该第一除频器的输出除频讯号与该第二除频器的输出除频讯号，以侦测其相位差；一低通滤波器，对该相位差进行低通滤波处理；一电压控制振荡器，依据该低通滤波处理后的相位差而产生该振荡讯号与至少一与该振荡讯号相同频率的相移振荡讯号，该相移振荡讯号与该振荡讯号相差一相位；一相位吞噬器，其由该等不同相位的振荡讯号与相移振荡讯号之中，由选择某一个相位输出，而产生该相位吞噬除频讯号，该相位吞噬除频讯号在该振荡讯号的每X个时脉中，增加至少一个相位，其中，X为正整数；以及，一第三除频器，将该振荡讯号进行除频，以产生一输出讯号。
为能进一步了解本发明的结构、特征及其目的，以附图及较佳具体实施例的详细说明如后图1为本发明的可免除频率漂移及抖动的锁相回路环架构的一较佳图2为图1实施例的一时序图。
图3为图1实施例的另一时序图。
图4为本发明的可免除频率漂移及抖动的锁相回路环架构的另一较佳实施例的方块图。
具体实施例方式
有关本发明的可免除频率漂移及抖动的锁相回路环架构的一较佳实施例，请先参照图1所示，其包括一第一除频器11、一相位比较器12、一低通滤波器13、一电压控制振荡器14、一第二除频器15、一相位吞噬器16、以及一第三除频器17。其中，由第一除频器11、相位比较器12、低通滤波器13、电压控制振荡器14、及第二除频器15所构成的电路区块为一锁相回路环。
于前述锁相回路环中，该第一除频器11以除数M(M为正整数)对一输入参考讯号CRX进行除频；该第二除频器15以除数N(N为正整数)对一振荡讯号OSC进行除频；该相位比较器12是比较该第一除频器11的输出除频讯号与该第二除频器15的输出除频讯号，以侦测其相位差；该低通滤波器13则对该相位差进行低通滤波处理以去除高频杂讯；该电压控制振荡器14依据该低通滤波处理后的相位差而产生该振荡讯号OSC与至少一与该振荡讯号OSC相同频率的相移振荡讯号，该相移振荡讯号与该振荡讯号相差一相位，其中，该电压控制振荡器可为一环振荡器，且如图所示，由配合由P-1个延迟器141所串接而成迟延线，电压控制振荡器14便可产生该振荡讯号OSC与至P-1个相移振荡讯号OSC_1～OSC_P-1等总共P个振荡讯号，且每一个相邻相位只差(1/fosc)/P时间单位，其中，fosc为振荡讯号OSC的频率。
依据前述锁相回路环，由控制该第一及第二除频器11及15的除数M及N，可得到振荡讯号OSC频率fosc与输入参考讯号CRX的频率fCRX的关系为fosc＝(FCRX/M)*N。而该相位吞噬器16将该等P个不同相位的振荡讯号进行相位吞噬(phase swallow)的处理，即，在其时序及多工控制逻辑161的控制下，以一多工选择器162由该等P个不同相位的振荡讯号中，由选择某一个相位输出，而产生一相位吞噬除频讯号FS，使得该相位吞噬除频讯号在该振荡讯号OSC的每X个时脉中(X为正整数)，增加Y个相位(Y为非零整数)，故此相位吞噬除频讯号Fs的频率为fFS=fOSC×X×P(X×P+Y)=fOSC×1(X×P+Y).]]>由于前述相位吞噬器16是以在每X个时脉的中增加Y个相位而产生该相位吞噬除频讯号FS，因此，当X＝1时，其输出的相位吞噬除频讯号FS不会有周期抖动的现象，但当X≠1时，如果将增加的Y个相位差都集中在一个时脉中，则此时脉会比其他时脉大Y个相位大小，此时相位吞噬除频讯号FS具有最大的周期抖动，而如果将增加的Y个相位分散地分配在X个时脉中，则有的相位吞噬除频讯号FS的时脉周期和振荡讯号OSC一样，有的则多出一个相位，且每X个时脉中，有Y个时脉会多一个相位，故周期的抖动最大值即为一个相位的大小。为免除此周期抖动，相位吞噬器16所输出的相位吞噬除频讯号FS必需再经过第三除频器17的除频，其中，第三除频器17的除数S相同于X或为X的整数倍，如此，产生的输出讯号TFO便不会有周期抖动。
以前述本发明的可免除频率漂移及抖动的锁相回路环架构，可适当地选择参数值而精确地产生一所要的频率讯号，例如，当需由14.31818MHz讯号产生125MHz讯号时，亦即输入参考讯号频率fCRX为14.31818MHz，而所要产生的输出讯号频率fTFO为125MHz。考量在NTSC电视讯号规格规格中，扫瞄线频率为FH＝(4.5/286)MHz＝15734.27Hz，其场(field)频率为FV＝FH/(525/2)＝59.94Hz，其系色信号(sub-carrier)频率为FSC＝((13*7*5)/2)*FH＝(455/2)*FH＝3.579545MHz，而在一般的电视讯号应用中，常用系色信号的四倍频率4*FSC作为影像数字讯号的频率，也就是14.31818MHz，因此由上面的数字等式可以推算出14.31818MHz和125MHz有如下的数值比例关系125MHz＝14.31818MHz*550/63，如选定该电压控制振荡器14产生10个相位，亦即P＝10，则可推导出输出讯号频率fTFO为fTFo＝125＝14.31818/M*N*10X/(10X+Y)/S＝14.31818*550/63＝14.31818*55/3*10/21＝14.31818*55/3*10/7/3＝14.31818*55/3*20/21/2其中，由fTFO＝14.31818/M*N*10X/(10X+Y)/S＝14.31818*55/3*10/7/3，可获得一组参数为M＝3、N＝55、X＝1、Y＝-3、S＝3，由于M＝3与N＝55均非相当大的数值，因此不致造成振荡讯号OSC的频率漂移，而振荡讯号OSC经过相位吞噬处理的时序图则如图2所示，其中，因为X＝1及Y＝-3，代表每个时脉均减少3个相位，故不会有抖动产生，所以在图2中的相位吞噬除频讯号FS并没有抖动产生，而相位吞噬除频讯号FS的周期为原振荡讯号OSC时脉的0.7倍，亦即fFS＝fosc/0.7＝262.5MHz/0.7＝375MHz，而相位吞噬除频讯号FS经过第3除频器17除以3后，可得fTFO＝fFS/3＝375MHz/3＝125MHz。
另由fTFO＝14.31818/M*N*10X/(10X+Y)/S＝14.31818*55/3*20/21/2，可获得另一组参数为M＝3、N＝55、X＝2、Y＝1、S＝2，同样地，M＝3与N＝55均非相当大的数值，因此不致造成振荡讯号OSC的频率漂移，而振荡讯号OSC经过相位吞噬处理的时序图则如图3所示，其中X＝2且Y＝1，代表每两个时脉加入一个相位，此将造成相位吞噬除频讯号FS的周期分别为1.1T0及1T0，所以相位吞噬除频讯号FS平均周期为(1.1+1.0)T0/2，会有抖动产生，而其平均频率为fFS＝fosc/2.1*2＝262.5MHz/2.1*2＝250MHZ。
相位吞噬除频讯号FS讯号经过第三除频器除以2后，可得fTFO＝fFS/2＝250MHz/2＝125MHz，且因为X＝S＝2，所以输出讯号TFO没有抖动产生。
图4显示本发明的可免除频率漂移及抖动的锁相回路环架构的另一较佳实施例，其与前一实施例的不同处在于其相位吞噬处理是在PLL回路内处理，即，由第一除频器21、相位比较器22、低通滤波器23、电压控制振荡器24、及第二除频器25所构成的锁相回路环中，电压控制振荡器24所产生P个不同相位的振荡讯号(OSC、OSC_1-OSC_P-1)汇入一相位吞噬器26以将该等P个不同相位的振荡讯号进行在每X个时脉加上Y个相位的相位吞噬处理，该相位吞噬器26输出的相位吞噬除频讯号FS再经由锁相回路环的第二除频器25进行除频，而同时锁相回路环输出的振荡频率OSC亦接到第三除频器27以产生所需要的频率讯号TFO。
以上述的架构，输入讯号CRX经过第一除频器21除频后的讯号频Fin的频率为fFin=fCRX/M=fOSC×X×PX×P+Y×1N,]]>所以可得fosc=fCRX×X×P+YX×P×NM,]]>而输出讯号频率为fTCO=fCRX×X×P+YX×P×NM×1S,]]>同样地，如果N等于X或是X的整数倍，则相位吞噬器26的输出经第二除频器25除以N后，其结果就不会有长时间频率抖动。
以前述的架构由14.31818MHz讯号产生125MHz讯号时，可知fTFO＝125＝14.31818*550/63，由于63是7和3的倍数，故选定电压控制振荡器24产生14个相位，亦即P＝14，则可推导出输出讯号频率fTFO为fTFO＝125＝14.31818/M*N*(X+Y/14)/X/S＝14.31818*N/M*(X+Y/14)*(1/X*S)＝14.31818*550/63＝14.31818*55/3*10/21＝14.31818*55/3*10/7/3＝14.31818*(78/3)[(39*14+4)/(39*14)](1/3)＝14.31818*(78/3)[(78*14+8)/(78*14)](1/3)＝14.31818*(79/3)[(79*14-6)/(79*14)](1/3)由上推导可以得到如表1的三组参数，各组的N皆为X的倍数，所以不会因相位吞噬而造成抖动。因而长时间频率抖动得以消除，且N与M均非很大的数值，因此可得到没有抖动且准确的的频率讯号。
表1
由以上的说明可知，本发明由在PLL电路中使用相位吞噬处理以减小锁相回路环中频率的放大倍数，故可消除频率偏移的现象，且由设定除频器的除数，可完全免除长时间频率抖动，另由125MHz＝14.31818MHz*550/63的频率关系，由适当设定参数，可由14.31818MHz的讯号精确地获致125MHz的讯号。
应注意的是，上述诸多实施例仅是为了便于说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。
权利要求
1.一种产生一输出讯号的装置，主要包括一讯号产生装置，用以产生复数个多相位振荡讯号；一相位吞噬器，其接收该复数个多相位振荡讯号，并产生一相位吞噬讯号，该相位吞噬讯号在该多相位振荡讯号的每X个时脉中，增加或减少至少一个相位，其中X为正整数；以及一输出频率除频器，将该相位吞噬讯号进行除数S的除频，以产生一输出讯号。
2.如权利要求1所述的装置，其特征在于，其中，该输出频率除频器的除数S为相同于X或为X的整数倍。
3.如权利要求1所述的装置，其特征在于，其中，该输出讯号的频率为fOSC×X×P(X×P+Y)×1S,]]>当中，fosc为该多相位振荡讯号的频率，Y为在该多相位振荡讯号的每X个时脉中所增加的相位数目，P为该多相位振荡讯号的相位数目。
4.如权利要求3所述的装置，其特征在于，其中，该来源装置为一锁相回路环，锁相回路环包含一相位比较器，以接收一输入讯号，并比较该输入讯号与一回授讯号的相位差，依据该相位差输出一控制电压；一电压控制振荡器，依据该控制电压输出该复数个多相位振荡讯号；一回投频率除频器，其接收该复数个多相位振荡讯号中的一个多相位振荡讯号，并进行除数N的除频，以产生该回授讯号。
5.如权利要求4所述的装置，其特征在于，其中还包含一输入频率除频器，其接收该输入讯号，并将该输入讯号进行除数M的除频，以输出至该相位比较器。
6.如权利要求5所述的装置，其特征在于，其中该输入讯号的频率为14.31818MHz，该输出讯号的频率为125MHZ，其中M＝3、N＝55、X＝2、Y＝1、P＝10且S＝9，该输出讯号没有抖动现象。
7.一锁相回路环，其主要包含一相位比较器，以接收一输入讯号，并比较该输入讯号与一回授讯号的相位差，依据该相位差输出一控制电压；一电压控制振荡器，依据该控制电压输出复数个多相位振荡讯号；一相位吞噬器，接收该复数个多相位振荡讯号，而产生一相位吞噬讯号，该相位吞噬讯号在该多相位振荡讯号的每X个时脉中，增加或减少至少一个相位，其中X为整数；以及一回授频率除频器，其接收该复数个多相位振荡讯号中的一个多相位振荡讯号，并进行除数N的除频，以产生该回授讯号。
8.如权利要求7所述的装置，其特征在于，其中，该回授讯号的频率为fOSC×X×P(X×P+Y)×1N,]]>当中，fosc为该多相位振荡讯号的频率，Y为在该多相位振荡讯号的每X个时脉中所增加的相位数目，P为该多相位振荡讯号的相位数目。
9.如权利要求7所述的装置，其特征在于，其中还包含一输入频率除频器，其接收该输入讯号，并将该输入讯号进行除数M的除频，以输出至该相位比较器。
10.一种可产生具有适宜相位输出讯号的方法，该方法包括产生一复数个多相位振荡讯号；产生一相位吞噬讯号，根据该复数个多相位振荡讯号，产生一相位吞噬讯号，该相位吞噬讯号在该多相位振荡讯号的每X个时脉中，增加或减少至少一个相位，其中，X为正整数；以及除频步骤，接收该相位吞噬讯号，进行除数为S的除频，以产生该输出讯号。
11.如权利要求10所述的方法，其特征在于，其中，该除数S为相同于X或为X的整数倍，以避免抖动产生。
全文摘要
本发明为一种可免除频率漂移及抖动的锁相回路环架构，在由第一除频器、第二除频器、相位比较器、低通滤波器、及电压控制振荡器所构成的锁相回路环中，配合使用相位吞噬器，可由一输入参考频率精确地获得所要的频率，其中，该电压控制振荡器用以产生一振荡讯号与至少一与该振荡讯号相同频率的相移振荡讯号，该相移振荡讯号与该振荡讯号相差一相位，该相位吞噬器则由该等不同相位的振荡讯号与相移振荡讯号中，由选择某一个相位输出，而产生一相位吞噬除频讯号，该相位吞噬除频讯号在该振荡讯号的至少一个时脉中，增加至少一个相位，此相位吞噬除频讯号再经由一第三除频器的除频后，可产生具有所要频率的输出讯号。
文档编号H03L7/06GK1567725SQ0314725
公开日2005年1月19日 申请日期2003年7月10日 优先权日2003年7月10日
发明者江明澄, 黄睿政 申请人:瑞昱半导体股份有限公司