电源驱动器电路的制作方法

专利名称：电源驱动器电路的制作方法
技术领域：
本发明涉及产生直流电压的电源装置的电流检测，尤其涉及对于提高通过开关控制而驱动功率晶体管的电源驱动器电路中的电流检测精度有效的技术。
背景技术：
近年来，在电子设备中作为系统控制装置大多安装了微处理器(以下称为CPU(Central Processing Unit))。CPU的工作频率有越来越高的倾向，随着工作频率的增加最大动作电流也增大。
因此，为了对应该大电流的要求，提出了通过并联连接多个开关电源而提高了电流供给能力的多相电源系统。
在这样的电源系统中，必须对各相位的功率晶体管的驱动信号进行反馈控制，使得检测流经线圈的电流，并对各电源(相)流过均等的电流。
对于用于反馈控制的电流检测，由于均等地控制各相的电流，因此要求比较高的精度。
在这种电源系统中，作为高精度地检测电流的方法，例如有专利文献1中所记载的方法。
专利文献1特开2003-232816号公报但是，在上述那样的电源系统的电流检测技术中，本发明人发现存在以下那样的问题。
即，上述专利文献没有考虑在开关电源中使用的情况，没有涉及检测电流的响应速度。因此存在以下这样的问题在开关电源的功率晶体管进行开关时产生响应滞后，难以检测正确的电流值。

发明内容
本发明的目的在于提供不受功率晶体管的开关的影响，即使是开关后的早定时也能够用高精度检测电流，并能够高精度而且高速地进行电流控制的技术。
关于本发明的上述以及其它的目的和新的特征，将通过本说明书的记述和


。
在本申请所揭示的发明中，如果简单地说明有代表性的发明的概要，那么就像如下那样。
本发明是构成用PWM方式对使电流在电感器中流过的功率半导体元件进行开关控制并输出变换了输入电压的开关电源装置的电源驱动器电路，它具有该功率半导体元件和漏极端子之间或集电极端子之间被耦合，将同一驱动电压施加到控制端子的电流检测用半导体元件；与该电流检测用半导体元件的源极端子或发射极端子连接的电流检测用电阻；第1输入端子被连接到作为该电流检测用电阻和该电流检测用半导体元件的连接结点的第1节点，并将与该功率半导体元件的源极电压或发射极电压相同的电位的电压施加到第2输入端子的运算放大电路；以及形成反馈回路使得使该运算放大电路的一对输入端子成为同一电位，将在电流检测用电阻中产生的信号作为电流检测信号输出的电流检测电路，在这样的驱动器电路中，通过与开关的状态无关地确保电流检测电路内的电流所流过的路线，使不确定的电位确定。
另外，如果更具体地说明本申请的发明的内容，那么就像如下那样。
本发明是构成用PWM方式对使电流在作为电感器的线圈中流过的功率晶体管进行开关控制，对输入电压(升压或降压)进行变换而得到输出电压的开关电源装置的电源驱动器电路，它构成为即使是在电流检测电路的节点电位为不确定的定时时，也保持电流检测工作状态的节点电位。
例如，通过二极管和开关的串联电路的电位保持，来实施运算放大器的反相输入端子电压的开关的接地电位化和运算放大器内部的输出MOS晶体管的栅极电位。
如果依据上述技术，则由于将节点电压设置为电流检测工作状态的电位，所以能够在电压不确定的节点或产生电涌电压的节点中有选择地设定电位，因此能够不像现有技术那样产生节点电位的移位，对于开关电源装置和电源驱动器电路以及模块的输出电流，能够提高检测电流的精度和响应速度。
在本申请所揭示的发明中，如果简单地说明通过有代表性的发明所得到的效果，那么像如下那样。
(1)通过抑制电源驱动器的开关造成的电压不确定状态的影响，能够在提高对输出电流的电流检测的响应速度的同时，与电流检测的定时无关地提高电流检测精度。
(2)通过上述(1)，能够实现能进行高精度的电流控制的开关电源装置以及适合于它的电源驱动器电路和模块。

图1是表示本发明的实施例1的开关式稳压器(regulator)的一例的电路图。
图2是表示被设置在图1的开关式稳压器的运算放大器的一例的电路图。
图3是表示图1的开关式稳压器的各信号的定时的定时图。
图4是表示本发明的实施例2的开关式稳压器的一例的电路图。
图5是表示表示图4的开关式稳压器的各信号的定时的定时图。
图6是表示本发明的实施例3的开关式稳压器的一例的电路图。
图7是表示表示图6的开关式稳压器的各信号的定时的定时图。
图8是表示本发明的实施例4的开关式稳压器的一例的电路图。
图9是表示图8的开关式稳压器的各信号的定时的定时图。
图10是表示本发明的实施例5的开关式稳压器的一例的电路图。
图11是表示本发明的实施例6的开关式稳压器的一例的电路图。
图12是表示本发明的实施例7的开关式稳压器的一例的电路图。
具体实施例方式
以下，根据附图详细说明本发明的实施例。此外，在用于说明实施例的全图中，原则上在同一构件上附加同一符号，并省略其重复的说明。
(实施例1)图1是表示本发明的实施例1的开关式稳压器的一例的电路图，图2是表示设置在图1的开关式稳压器中的运算放大器的一例的电路图，图3是表示图1的开关式稳压器的各信号的定时的定时图。
在本实施例1中，开关式稳压器(电源驱动器电路)由降压型开关式稳压器组成，如图1所示那样，由电源驱动器模块100、控制器200、线圈L0、平滑电容C0、电阻R1、R2、读出用电阻(电流检测用电阻)Rs等构成。
线圈L0是被连接在模块100的输出端子OUT和负载之间的电感器。平滑电容C0被连接在线圈L0的负载侧的节点n1和接地点之间，使输出电压Vout稳定化。
电阻R1、R2被串联在平滑电容C0和接地点(基准电位GND)之间，是输出电压检测用的电阻。
读出(sense)用电阻Rs是电流检测用电阻，与后述的晶体管(电流检测用元件)Qs串联连接。控制器(PWM控制电路)200根据电阻R1、R2的连接节点n2的电位VFB生成PWM控制脉冲PWM并供给驱动器IC110。
驱动器模块100由驱动器IC110、高(high)侧功率IC130、以及低(low)侧功率IC140组成。
高侧功率IC130由晶体管(功率半导体元件)Q1组成。晶体管Q1是高侧的晶体管，例如，由功率MOS(Metal Oxide Semiconductor)晶体管组成。
低侧功率IC140由晶体管(功率半导体元件)Q2、读出用晶体管Qs组成。晶体管Q2是低侧的晶体管，由功率MOS晶体管组成。晶体管Q1、Q2被串联连接在输入由电池等直流电源所供给的直流电压Vin的电压输入端子P0和接地点之间。
驱动器IC100由栅极驱动电路111、栅极驱动电路112、控制逻辑电路(control logic)120、反相电路(电流检测电路)NOT、二极管(电流检测电路)D3、运算放大器(运算放大电路、电流检测电路)OP1、偏置用MOS晶体管(电流检测电路)Q3构成。该驱动器IC110驱动晶体管Q1、Q2的栅极端子。
栅极驱动电路111生成晶体管Q1的栅极驱动电压。栅极驱动电路112生成晶体管Q2的栅极驱动电压。控制逻辑电路120生成栅极驱动电路111、112的输入信号，使其具有时隙时间(dead time)而根据来自控制器200的PWM控制脉冲PWM使晶体管Q1和晶体管Q2同时变成ON状态并且不流过贯通电流，并且互补地被接通/断开。
读出用晶体管Qs是电流检测用MOS晶体管，与晶体管Q2并联连接，将与该晶体管Q2的栅极电压相同的电压施加到栅极端子。晶体管Q3是偏置用MOS晶体管，被连接在读出电阻Rs的另一端和电源电压VDD之间。
将运算放大器OP1的反相(-)输入端子连接到读出用晶体管Qs和读出用电阻Rs的连接节点n3。而且，运算放大器OP1将读出用电阻Rs的两个端子的电压输入到控制器200内的差动放大器AMP，并检测读出用电阻Rs的端子间电压。
另外，运算放大器OP1的非反相(+)输入端子与接地点连接，该运算放大器OP1的输出被施加到晶体管Q3的栅极端子。节点n3通过二极管D3被箝位。
另外，在图1中，作为电流源IL被示出的是作为接受来自本实施例的开关式稳压器的电流的供给而工作的CPU等负载的半导体集成电路。
在驱动器IC110中，设置了用于施加电源电压VCC的外部电源端子P1，在该外部电源端子P1和生成晶体管Q1的栅极驱动电压的栅极驱动电路111的电源端子之间连接有二极管D1，同时设置有被连接到该二极管D1的阴极端子(栅极驱动电路111的电源端子)的外部电源端子P2，通过将电容元件C1连接在该外部端子P2和模块的输出端子OUT之间，来构成由二极管D1和电容元件C1使栅极驱动电路111的电源电压升压的自举电路。
在驱动器IC110内的控制逻辑电路120中，根据从控制器200所供给的PWM控制脉冲PWM，生成分别被输入到栅极驱动电路111和栅极驱动电路112的栅极控制信号。
这时，由于栅极控制信号的延迟时间的离散等，如果高电平期间重叠，则贯通电流流过晶体管Q1、Q2。为避免这一点，在控制逻辑电路120中，形成分别被输入到栅极驱动电路111和栅极驱动电路112的栅极控制信号，使得晶体管Q1、Q2的栅极驱动信号的高电平期间没有重叠。
通过这些栅极驱动电路111、112，晶体管Q1和晶体管Q2与输入PWM控制脉冲PWM的脉冲宽度对应地互补地进行ON/OF动作，使电流流经线圈L0，输出与PWM控制脉冲的占空比相应的电压Vout。
如上述那样，通过连接运算放大器OP1，读出用晶体管Qs的源极端子电位成为与被施加到晶体管Q2的源极端子的电位(此处是接地电位GND)相同的电位。
晶体管Q2以及读出用晶体管Qs如上述那样由1个IC构成，在同一半导体芯片上用相同的工艺被形成，使得元件尺寸(栅极宽度)成为规定的比(N∶1)，同时，在读出用晶体管Qs的栅极端子上施加与晶体管Q2的栅极驱动电压相同的电压。
其结果，晶体管Q2以及读出用晶体管Qs的栅极偏置状态成为相同，在读出用晶体管Qs中，就会流过按1/N正确地比例缩小了晶体管Q2的漏极电流Im的漏极电流Is(＝Im/N)，因此能进行高精度的检测。
此处，如果将读出用电阻Rs的端子间电压设定为电压Vsns，则能够如下式那样使用晶体管Q2的漏极电流Im、晶体管Q2和读出用晶体管Qs的尺寸比N、以及读出用电阻Rs的电阻值rs来表示电压Vsns。
Vsns＝Is×rs＝(Im/N)×rs图2是表示图1的运算放大器OP1的内部构成的电路图。
运算放大器OP1由晶体管Q4～Q11，电压抑制部分LV\以及电阻R3、R4构成。电压抑制部分LV由开关用晶体管(第1开关)Qsc以及二极管(电压下降元件)D2构成。
运算放大器OP1在该运算放大器OP1的输出端子OPOUT和接地点GND之间配置了放大器输出MOS晶体管Q4，在该晶体管Q4的栅极端子和接地点之间串联地设置有二极管D2和开关用晶体管Qsc。
另外，在开关用晶体管Qsc的栅极和晶体管Q2的栅极之间设置有反相电路NOT，晶体管Q2的栅极电压和开关用晶体管Qsc的栅极电压Vsc成为反相。
如果该栅极电压Vsc成为与晶体管Q2驱动电压波形相同的波形，则得到同样的效果。例如，也可以与控制逻辑电路120内或栅极驱动电路111、112内的节点连接。
图3是表示开关式稳压器中的各部分的信号波形的定时图。
对于流经晶体管Q2的电流Im的形状，在使用了没有设置运算放大器OP1的二极管D2、开关用晶体管Qsc的一般的运算放大器的情况下，如检测电压Vsns’那样上升沿延迟，响应变得迟缓。
作为其理由，首先，在晶体管Q1ON的期间，晶体管Q2变成OFF，在运算放大器OP1的反相输入端子n3中，其电位变成不确定的状态，并产生电压。
接着，通过该电压，流经晶体管Q9以及晶体管Q11的电流减小，减小的部分的电流向晶体管Q8、Q10流入。这是因为作为放大器输出用MOS的晶体管Q4的栅极电压Vag上冲，因此对于输出电流其检测电流的反应迟缓的缘故。
为避免该问题，如上述那样，通过设置二极管D2和开关用晶体管Qsc，以节点n3的电位变成不确定的定时，即以晶体管Q1接通的定时，通过与晶体管Q10并联地配置二极管D2，而将晶体管Q4的栅极电压Vag保持在与晶体管Q2接通状态时相同的电位，由此能够抑制在晶体管Q4的栅极电压Vag中产生的电压，晶体管Q4的栅极电压变成Vag’那样。
由此，如果依据本实施例1，则能够在希望的定时下抑制在晶体管Q4的栅极电压Vag中产生的电压，对于流经晶体管Q2的电流Im的形状，检测电压Vsns的上升沿不会延迟，而能够在快的定时下进行检测，并在时间上能够提高检测精度。
另外，为抑制电压而使用的二极管D2也可以使用保持适当的值的电阻或晶体管等。
(实施例2)图4是表示本发明的实施例2的开关式稳压器的一例的电路图。图5是表示图4的开关式稳压器的各部分信号的定时的定时图。
在本实施例2中，图4是表示内装有涉及本发明的电源驱动器电路的电源驱动器模块和适用它的降压型开关式稳压器的其它例子的电路图，图5是表示其定时的图。
本实施例2成为这样的构成，即在上述实施例1的图1中的晶体管Q2的栅极和运算放大器OP1之间配置反相电路NOT，配置向二极管D2的开关作为栅极电压Vsc输入的电路，在晶体管Q1的栅极和运算放大器OP1之间配置电平移位电路LS，并输入到开关式晶体管Qsc的栅极。
晶体管Q1的栅极电压和晶体管Q2的栅极电压交互地进行开关，但为避免各自同时变成接通状态，在接通状态进行开关时，在高侧、低侧同时设置断开状态的时隙时间。
因此，如将晶体管Q2的栅极电压的反相信号波形设定为栅极电压Vsc，还不如对晶体管Q1的栅极信号波形进行电平移位，例如，通过像0V和5V那样地变换信号，能够与设定为晶体管Q2的栅极电压的反相信号波形相比，将接通期间短的信号作为电压抑制电路的开关信号进行输入。
由此，在本实施例2中，有抑制电压的期间比上述实施例1更短的效果，在不确定的电压小的情况下，或者在产生电压的期间短的情况等下是有效的。
(实施例3)图6是表示本发明的实施例3的开关式稳压器的一例的电路图，图7是表示图6的开关式稳压器的各部分信号的定时的定时图。
在本实施例3中，降压型的开关式稳压器成为这样的构成，即，与在上述实施例1的图1中的晶体管Q2的栅极和运算放大器OP1之间配置的反相电路NOT串联地配置了延迟电路(定时设定装置)DL。此外，当然在该情况下，不管反相电路NOT和延迟电路DL的顺序。
通过该构成，如图7所示那样，能够在任意的定时下设定开关用晶体管Qsc的栅极电压Vsc。因此，即使是在栅极电压Vag中产生的电压的定时没有与晶体管Q1的栅极电压等同步的情况，也能够在所希望的定时下进行箝位动作。
由此，在本实施例3中，在任何定时下产生了不确定的电位的情况下，都能够得到与上述实施例1相同的效果。
(实施例4)图8是表示本发明的实施例4的开关式稳压器的一例的电路图，图9是表示图8的开关式稳压器的各部分信号的定时的定时图。
在本实施例4中，对于降压型开关式稳压器，构成为用单稳多谐振荡电路(信号宽度设定装置)来替代配置在上述实施例1的图1中的晶体管Q2的栅极和运算放大器OP1之间的反相电路NOT。
通过该构成，如图9所示那样，能够将开关用晶体管Qsc的栅极电压设定为任意宽度。因此，即使当在栅极电压Vag中产生的电压的上冲的定时与晶体管Q1的栅极电压相比其宽度不同的情况下，也能够用所希望的时间宽度进行电压抑制。
由此，如果依据本实施例4，则与产生不确定电位的期间无关地，能够得到与实施例1相同的效果。
(实施例5)图10是表示本发明的实施例5的开关式稳压器的一例的电路图。
在本实施例5中，降压型开关式稳压器这样构成，即在图1的运算放大器OP1的反相输入端子和接地电位之间设置开关用晶体管(第2开关)Qsg，用开关用电压Vsc驱动其栅极，以替代上述实施例1的图2中的电压抑制电路(二极管D2、开关用晶体管Qsc)。
在这种情况下，通过设置开关用晶体管Qsg，能够在晶体管Q2接通的期间晶体管Q1接通时，即晶体管Q2断开时，防止产生不确定的电位。
因此，与上述实施例1～4相比调整时间变短，能够进一步提高电流检测精度。
另外，在本实施例5中，通过使开关用晶体管Qsg的栅极宽度尺寸变大，能够进一步使调整时间变快。由于检测电流流经开关用晶体管Qsg，因此该方法有与该电压下降成反比地缩短调整时间的倾向。
(实施例6)图11是表示本发明的实施例6的开关式稳压器的一例的电路图。
在本实施例6中，降压型的开关式稳压器变成这样的构成，即，在上述实施例5的图10中的开关用晶体管Qsg的漏极和读出用晶体管Qs的源极之间设置开关用晶体管(第3开关)Qs1，并分别连接该开关用晶体管Qs1的栅极和晶体管Q2、Qs的栅极，另外，从晶体管Q2、Qs的栅极将反相电路NOT插入开关用晶体管Qsg的栅极，在节点n3和接地电位之间配置了电阻(放电用电阻)Rs1。此外，并没有特别地规定，但理想的是电阻Rs1使用100Ω或以上的电阻值。
此处，在晶体管Q1接通时，即在晶体管Q2断开时，运算放大器OP1的反相输入端子成为接地电位，不产生不确定的电位，这时的检测电流流经电阻Rs1，因此由于该检测电流对运算放大器OP1的反相输入端子没有影响，比在此之前的实施例1～5更能够得到极小的调整时间和电流检测精度。
另外，在本实施例6中，通过配置开关用晶体管Qs1和电阻Rs1，通过在晶体管Q2、Qs断开时使流过的电流流经电阻Rs1，能够进一步抑制开关产生的影响，并能够使检测精度、响应性全都变得良好。
(实施例7)图12是表示本发明的实施例7的开关式稳压器的一例的电路图。
本实施例7表示在降压型的开关式稳压器中，用MOS晶体管Qr构成上述实施例6的图11中的电阻Rs1时的一例。
此处，能够与上述实施例6一样进行动作，抑制开关产生的影响，并使检测精度、响应性全都变得良好。这样，除MOS晶体管以外，即使将电阻变更为MOS-FET(Field Effect Transistor)或二极管等其它元件，也能够得到同样的效果。
以上，根据实施例具体说明了由本发明人提出的发明，但本发明当然并不受上述实施例的限定，在不脱离其宗旨的范围内，能够进行各种变更。
例如，也可以将上述实施例1～7所示的构成组合起来使用，还能够自由地改变开关的控制波形，或改变控制电压的节点，或改变电压的电平。
另外，在上述实施例1～7中，表示了对于电源驱动器模块，作为晶体管Q1、Q2(图1)和读出用晶体管Qs(图1)使用了MOSFET，但这些晶体管也能够用双极晶体管和IGBT(Insulated Gate BipolarTransistor)等构成。
本发明的电源驱动器电路例如适合于驱动用PWM(脉冲宽度调制)方式进行开关控制，变换输入电压，得到输出电压的开关电源装置的功率晶体管的电源驱动器电路和内置它的驱动器模块、以及使用了该模块的开关电源等。
权利要求
1.一种电源驱动器电路，用于构成用PWM方式对使在电感器中流过电流的功率半导体元件进行开关控制，输出变换了输入电压的电压的开关电源装置，其特征在于包括上述功率半导体元件和漏极端子彼此之间或集电极端子彼此之间耦合，向控制端子施加相同的驱动电压的电流检测用半导体元件；与上述电流检测用半导体元件的源极端子或发射极端子连接的电流检测用电阻；第1输入端子被连接到作为上述电流检测用电阻和上述电流检测用半导体元件的连接节点的第1节点，在第2输入端子上施加了与上述功率半导体元件的源极电压或发射极电压相同的电位的电压的运算放大电路；以及形成反馈回路使得上述运算放大电路的一对输入端子成为同一电位，并使在上述电流检测用电阻中产生的信号作为电流检测信号输出的电流检测电路，其中通过与开关的状态无关地确保上述电流检测电路内的电流所流过的路线，从而使不确定的电位确定。
2.根据权利要求1记载的电源驱动器电路，其特征在于上述功率半导体元件由在第1和第2电源电压端子之间被连接成串联形式的2个功率半导体元件组成，对于上述电流检测用半导体元件，上述2个功率半导体元件中的与低电位侧的电源电压端子连接的功率半导体元件和漏极端子彼此之间或集电极端子彼此之间耦合。
3.根据权利要求1记载的电源驱动器电路，其特征在于上述电流检测电路具备电压下降元件以及根据驱动控制信号进行动作的第1开关，上述电压下降元件以及上述第1开关由被连接在上述运算放大器的输出节点和接地电位之间的半导体元件的栅极端子或被串联连接在基极端子和接地电位之间的结构组成。
4.根据权利要求1记载的电源驱动器电路，其特征在于还包括被连接在上述运算放大器的一方的输入端子和接地电位之间，根据驱动控制信号进行动作的第2开关，其中上述第2开关在上述运算放大器的一方的输入端子的电位由于上述功率半导体元件成为开关状态而变为不确定的第1状态下，保持电位确定的第2状态的节点电位。
5.根据权利要求1记载的电源驱动器电路，其特征在于还包括被连接在上述运算放大器的一方的输入端子与连接有上述电流检测用半导体元件的源极端子或发射极端子以及上述电流检测用电阻的一方的端子的节点之间，根据驱动控制信号进行动作的第3开关，其中上述第3开关在上述功率半导体元件处于开关状态时，使上述运算放大器的一方的输入端子成为接地电位。
6.根据权利要求4记载的电源驱动器电路，其特征在于还包括被连接在上述运算放大器的一方的输入端子与上述电流检测用半导体元件的源极端子或发射极端子之间，并根据驱动控制信号进行动作的第3开关，其中在上述功率半导体元件处于开关状态时，使上述运算放大器的一方的输入端子成为接地电位。
7.根据权利要求1记载的电源驱动器电路，其特征在于还包括被连接在连接有上述电流检测用半导体元件的源极端子或发射极端子以及上述电流检测用电阻的一方的端子的节点与接地电位之间，使在第1状态时产生的电流放电的放电用电阻。
8.根据权利要求1记载的电源驱动器电路，其特征在于还包括对被连接在低电位侧的电源电压端子上的上述功率半导体元件的栅极驱动电压或基极驱动电压的信号进行反相而生成驱动控制信号的反相电路。
9.根据权利要求1记载的电源驱动器电路，其特征在于对被连接在高电位侧的电源电压电路上的功率半导体元件的栅极驱动电压或基极驱动电压的信号进行电平移位而生成驱动控制信号。
10.根据权利要求5记载的电源驱动器电路，其特征在于还包括将上述第1～第3开关的驱动控制信号的电压设定为任意的定时的定时设定装置。
11.根据权利要求5记载的电源驱动器电路，其特征在于还包括将上述第1～第3开关的驱动控制信号的时间宽度设定为任意的时间的信号宽度设定装置。
全文摘要
在本发明的电源驱动器电路中，电力损失少，在对输出变化的响应特性优越的同时，谋求小型化。在构成用PWM方式对使电流流过线圈(L0)的功率晶体管(Q1、Q2)进行开关控制而输出使输入电压升压或降压了的电压的开关电源装置的驱动器IC(110)中，在运算放大器(OP1)的反相输入端子和非反相输入端子之间设置开关用晶体管(Qsg)，在晶体管(Q2)接通的期间晶体管(Q1)接通时，即在晶体管(Q2)切断时，防止产生不确定的电位，并保持为电位确定的状态的节点电位，从而能够响应性良好地检测出电流。
文档编号H03K17/73GK1783717SQ20051011607
公开日2006年6月7日 申请日期2005年10月28日 优先权日2004年11月29日
发明者石垣卓也, 佐濑隆志, 叶田玲彦, 立野孝治, 工藤良太郎 申请人:株式会社瑞萨科技