专利名称：衬底选择电路的制作方法
技术领域：
本发明涉及一种衬底选择电路，特别是涉及一种具有驱动能力的衬底选择电路。
背景技术：
衬底选择电路广泛应用于模拟电路模块里，尤其广泛应用于充电器电路、DC/DC升压电路及升压电荷泵电路中。图1为现有技术中一种衬底选择电路的电路示意图。该衬底选择电路结构简单，如图1所示，PMOS晶体管MPl及MP2为选择和驱动管，MPl源极连接至充电电源Vchg以获得电压Vl，栅极连接至一电池电源Vbat以获得电压V2，MP2源极连接至电池电源Vbat以获得电压V2，栅极连接至充电电源Vchg以获得电压VI，MPl与MP2漏极相连，均接至MPl及MP2之衬底，电容Cl及C2为两个电源所加的解耦电容。对于这种衬底选择电路，若Vl >V2，MP1管导通，MP2管截止，衬底连接的电压Vx则为VI，若V2 > VI，则MPl管截止，MP2管导通，衬底连接的电压Vx则为V2，可见，Vx为VI，V2两者中选出的较高的一个。然而，虽然上述衬底选择电路结构简单，却存在如下缺点:上述衬底选择电路当Vl和V2差别比较大时能做出正确选择，但当V1，V2差别不大且需要有驱动能力时，不能做出正确选择。
发明内容
为克服上述现有技术存在的Vl和V2接近时衬底选择电路不能作出正确选择的缺点，本发明的主要目的在于提供一种衬底选择电路，其可以在结构相对简单的情况下达到在Vl和V2接近时正确选择的目的。为达上述及其它目的，本发明提供一种衬底选择电路，用于将第一 PMOS晶体管与第二 PMOS晶体管之衬底连接至第一电压及第二电压之较高者，其至少包含:基准电路，连接一第一电压以产生一基准电流；电流镜电路，连接于该基准电路以将该基准电流镜像获得一较小的镜像电流；以及电平位移电路，连接于该电流镜电路、该第一电压及一第二电压，以在该镜像电流作用下将该第一电压及该第二电压分别进行电平位移后输出至该第一 PMOS晶体管与该第
二PMOS晶体管之栅极。进一步地，该基准电路包括一电阻及第一NMOS晶体管，该第一NMOS晶体管栅漏互连，并通过该电阻接至该第一电压，极与衬底接地。进一步地，该电流镜电路包括第二 NMOS晶体管与第三NMOS晶体管，该第二 NMOS晶体管与该第三NMOS晶体管栅极均接至第一 NMOS晶体管之漏极，漏极均接该电平位移电路，源极与衬底均接地。进一步地，该第一 NMOS晶体管的尺寸大于该第二 NMOS晶体管与该第三NMOS晶体管的尺寸。
进一步地，该电平位移电路包括第一偏置管及第二偏置管，该第一偏置管源极接该第一电压，栅漏互连后与该电流镜电路相连，并连接至该第二 PMOS晶体管之栅极以提供电平位移后之电压，其衬底接至该第一 PMOS晶体管漏极以连接该第一电压及该第二电压之较高者；该第二偏置管源极接该第二电压，栅漏互连后与该电流镜电路相连，并连接至该第一 PMOS晶体管之栅极以提供电平位移后之电压，其衬底接至该第一 PMOS晶体管漏极以连接该第一电压及该第二电压之较高者。进一步地，该第一偏置管栅漏互连后连接至该电流镜电路之第三NMOS晶体管的漏极，该第二偏置管栅漏互连后连接至该电流镜电路之第二 NMOS晶体管的漏极。进一步地，该电平位移电路包括第一二极管及第二二极管，该第一二极管正端接该第一电压，负端与该电流镜电路相连，并连接至该第二 PMOS晶体管之栅极，该第二二极管正端接至该第二电压，负端与该电流镜电路漏极相连，并连接至该第一 PMOS晶体管之栅极。进一步地，该第一二极管负端接该电流镜电路之第三NMOS晶体管漏极，该第二二极管负端接该电流镜电路之第二 NMOS晶体管漏极。与现有技术相比，本发明一种衬底选择电路通过电平位移电路将供选择的两个电压进行电平位移，使得供选择的两个电压在接近时仍能选择正确的衬底电压，同时，本发明还通过电流镜电路镜像获得较小的镜像电流，并可设置其中NMOS晶体管的参数以使整个电路的静态电流更小，降低了电路功耗，可见本发明具有输入电压范围广，面积小，结构简单，功耗低，驱动能力大的优点。
图1为现有技术之衬底选择电路的电路不意图；图2为本发明一种衬底选择电路之第一较佳实施例的电路结构不意图；图3为本发明一种衬底选择电路之第二较佳实施例的电路结构示意图；图4为现有技术的衬底选择电路的选择结果仿真示意图；图5为本发明之衬底选择电路的选择结果仿真示意图。
具体实施例方式以下通过特定的具体实例并结合
本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。图2为本发明一种衬底选择电路之第一较佳实施例的电路结构示意图。如图2所示，本发明之衬底选择电路用于对第一 PMOS晶体管MPl及第二 PMOS晶体管MP2衬底所连接的电压Vx进行选择，第一 PMOS晶体管MPl源极接第一电源，第二 PMOS晶体管MP2源极接第二电源，第一电源可以例如是充电电源Vchg，以提供第一电压VI，第二电源可以例如是电池电源Vbat，以提供第二电压V2，第一电压Vl与第二电压V2为本发明中供选择的电压，第一 PMOS晶体管MPl与第二 PMOS晶体管MP2漏极相连，并均连接至第一 PMOS晶体管MPl与第二 PMOS晶体管MP2的衬底，以从第一电压Vl与第二电压V2中选择较高者为衬底电压Vx，具体来说，本发明之衬底选择电路包括基准电路201、电流镜电路202以及电平位移电路203。其中基准电路201连接第一电源以产生基准电流Ib，第一电源可以例如是充电电源Vchg，以提供第一电压VI，在本发明第一较佳实施例中，基准电路201包括一电阻Rb及第一 NMOS晶体管丽I，第一 NMOS晶体管丽I栅漏互连，并通过电阻Rb接至充电电源Vchg正端，源极与衬底接地；电流镜电路202连接于基准电路201以将基准电流镜像获得较小的镜像电流，在本发明第一较佳实施例中，电流镜电路202包括两个NMOS镜像管:第二 NMOS晶体管MN2与第三NMOS晶体管MN3，第二 NMOS晶体管MN2与第三NMOS晶体管MN3栅极接至第一 NMOS晶体管丽I之漏极，漏极接电平位移电路203，源极与衬底接地，较佳地，第一NMOS晶体管MNl的尺寸取得大一些，第二 NMOS晶体管MN2，与第二 NMOS晶体管MN3尺寸取得小一些，如，第二 NMOS晶体管MN2，与第二 NMOS晶体管MN3的宽长比为1，而第一 NMOS晶体管丽I的宽长比为10，这样可以使得整个电路的静态电流更小；电平位移电路203连接于电流镜电路202、第一电源及第二电源，以在较小的镜像电流作用下将第一电压Vl及第二电压V2分别进行电平位移后输出至第一 PMOS晶体管MPl与第二 PMOS晶体管MP2栅极，具体来说，电平位移电路203包括两个偏置管:第一偏置管MBPl及第二偏置管MBP2,第一偏置管MBPl及第二偏置管MBP2均为PMOS晶体管，第一偏置管MBPl源极接第一电源以获得第一电压VI，栅漏互连后与第三NMOS晶体管丽3漏极相连，并连接至第二 PMOS晶体管MP2之栅极，以提供位移后电压VI’，其衬底接至衬底电压Vx，第二偏置管MBP2源极接第二电源以获得第二电压V2，栅漏互连后与第二 NMOS晶体管MN2漏极相连，并连接至第一 PMOS晶体管MPl之栅极，以提供位移后电压V2’，其衬底接至衬底电压Vx。在此需说明的是，在本发明之第一较佳实施例中，第一电容Cl连接至第一电源之正负端之间，第二电容C2连接至第二电源之正负端之间，第一电容Cl与第二电容C2为两个供选择的电源所加的解耦电容，在此不予赘述。以下将进一步配合图2说明本发明之原理:V1’为Vl经过第一偏置管MBPl电平位移后的电压，VI，去控制第二 PMOS晶体管MP2的栅极，其中VI，= V1-1dmbpi^Rmbpi, Idmpi为经过丽3的镜像电流，MBPl等效为一电阻，其阻值为Rmbpi, V2’为V2经过第二偏置管MBP2电平位移后的电压，V2’去控制第一 PMOS晶体管MPl的栅极，其中V2’ = V2-1DMBP2*RMBP2, Idmbp2为经过丽2的镜像电流，MBP2等效为一电阻，其阻值为Rmbp2，可见，VI’为Vl的线性调整，V2’为V2的线性调整，当Vl > V2时，第一 PMOS晶体管MPl的源极电压Vl大于栅极电压V2’，MPl导通，Vx = VI，同时，MP2的源极电压V2小于栅极电压VI’，MP2截止，所选择的衬底电压Vx为Vl与V2中的较高者，反之亦然。图3为本发明一种衬底选择电路之第二较佳实施例的电路结构示意图，作为本发明之第二较佳实施例，与第一较佳实施例不同之处在于:本较佳实施例分别用第一二极管Dl及第二二极管D2取代第一偏置管MBPl及第二偏置管MBP2，即第一二极管Dl之正端接至第一电压VI，负端与第三NMOS晶体管丽3漏极相连，并连接至第二 PMOS晶体管MP2之栅极，第二二极管D2之正端接至第二电压V2，负端与第二 NMOS晶体管MN2漏极相连，并连接至第一 PMOS晶体管MPl之栅极。图4为现有技术的衬底选择电路的选择结果仿真示意图，图5为本发明之衬底选择电路的选择结果仿真示意图。可见，现有技术的衬底选择电路在Vl与V2接近时无法选择正确的衬底电压Vx，而本发明的衬底选择电路在Vl与V2接近时也能做出正确选择。综上所述，本发明一种衬底选择电路通过电平位移电路将供选择的两个电压进行电平位移，使得供选择的两个电压在接近时仍能选择正确的衬底电压，同时，本发明还通过电流镜电路镜像获得较小的镜像电流，并可设置其中NMOS晶体管的参数以使整个电路的静态电流更小，因此本发明具有输入电压范围广，面积小，结构简单，功耗低，驱动能力大的优点。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
权利要求
1.一种衬底选择电路，用于将第一 PMOS晶体管与第二 PMOS晶体管之衬底连接至第一电压及第二电压之较高者，其至少包含: 基准电路，连接一第一电压以产生一基准电流； 电流镜电路，连接于该基准电路以将该基准电流镜像获得一较小的镜像电流；以及 电平位移电路，连接于该电流镜电路、该第一电压及一第二电压，以在该镜像电流作用下将该第一电压及该第二电压分别进行电平位移后输出至该第一 PMOS晶体管与该第二PMOS晶体管之栅极。
2.如权利要求1所述的衬底选择电路，其特征在于:该基准电路包括一电阻及第一NMOS晶体管，该第一 NMOS晶体管栅漏互连，并通过该电阻接至该第一电压，极与衬底接地。
3.如权利要求2所述的衬底选择电路，其特征在于:该电流镜电路包括第二NMOS晶体管与第三NMOS晶体管，该第二 NMOS晶体管与该第三NMOS晶体管栅极均接至第一 NMOS晶体管之漏极，漏极均接该电平位移电路，源极与衬底均接地。
4.如权利要求3所述的衬底选择电路，其特征在于:该第一NMOS晶体管的尺寸大于该第二 NMOS晶体管与该第三NMOS晶体管的尺寸。
5.如权利要求1所述的衬底选择电路，其特征在于:该电平位移电路包括第一偏置管及第二偏置管，该第一偏置管源极接该第一电压，栅漏互连后与该电流镜电路相连，并连接至该第二 PMOS晶体管之栅极以提供电平位移后之电压，其衬底接至该第一 PMOS晶体管漏极以连接该第一电压及该第二电压之较高者；该第二偏置管源极接该第二电压，栅漏互连后与该电流镜电路相连，并连接至该第一 PMOS晶体管之栅极以提供电平位移后之电压，其衬底接至该第一 PMOS晶体管漏极以连接该第一电压及该第二电压之较高者。
6.如权利要求5所述的衬底选择电路，其特征在于:该第一偏置管栅漏互连后连接至该电流镜电路之第三NMOS晶体管的漏极，该第二偏置管栅漏互连后连接至该电流镜电路之第二 NMOS晶体管的漏极。
7.如权利要求1所述的衬底选择电路，其特征在于:该电平位移电路包括第一二极管及第二二极管，该第一二极管正端接该第一电压，负端与该电流镜电路相连，并连接至该第二PMOS晶体管之栅极，该第二二极管正端接至该第二电压，负端与该电流镜电路漏极相连，并连接至该第一 PMOS晶体管之栅极。
8.如权利要求7所述的衬底选择电路，其特征在于:该第一二极管负端接该电流镜电路之第三NMOS晶体管漏极，该第二二极管负端接该电流镜电路之第二 NMOS晶体管漏极。
全文摘要
本发明公开了一种衬底选择电路，用于将第一PMOS晶体管与第二PMOS晶体管之衬底连接至第一电压及第二电压之较高者，其至少包含基准电路，连接一第一电压以产生一基准电流；电流镜电路，连接于该基准电路以将该基准电流镜像获得一较小的镜像电流；以及电平位移电路，连接于该电流镜电路、该第一电压及一第二电压，以在该镜像电流作用下将该第一电压及该第二电压分别进行电平位移后输出至该第一PMOS晶体管与该第二PMOS晶体管之栅极，本发明实现了在第一电压与第二电压接近时仍能选择正确的衬底电压的目的，同时本发明还具有输入电压范围广，面积小，结构简单，功耗低，驱动能力大的优点。
文档编号H03K5/22GK103178830SQ201110440799
公开日2013年6月26日 申请日期2011年12月23日 优先权日2011年12月23日
发明者陈敏, 苏国彬, 刘迪军 申请人:联芯科技有限公司