专利名称：多个衬底屏蔽层的集成电路片上电感结构的制作方法
技术领域：
本实用新型属于微波技术领域，涉及ー种多个衬底屏蔽层的集成电路片上电感结构。
背景技术：
随着无线通信的快速发展，射频集成电路逐渐朝着低成本、低功耗方向发展。片上电感作为无源器件种的ー种基本元件，可以广泛应用于射频单元电路，比如，在低噪声放大器中阻抗匹配、在滤波器中形成滤波网络、在压控振荡器中形成LC振荡、在功率放大器中 实现阻抗匹配及滤波作用。无论是基于GaAsエ艺，还是COMSエ艺的単元电路都使用了许多片上电感，并且片上电感的面积占去了总面积的一半以上。它的性能直接影响单元电路的整体性能，所以片上电感的设计十分重要。采用标准CMOSエ艺实现的片上平面螺旋型电感的品质因子都较低，一般在10以下，这是由于片上电感存在各种非理想因素引起的。在现在的标准CMOSエ艺中，高频时非绝缘的衬底和电感之间的电磁场相互作用引起的损耗。由于衬底的电阻率一般都很低，衬底损耗将成为限制片上电感质量的主要因素。为了减少衬底的影响，可以加大电感与衬底之间的氧化层的厚度、采用轻掺杂衬底或者使用绝缘衬底(SOIエ艺或者単独将电感下的衬底掏空并填充绝缘材料)。这些エ艺都与标准CMOSエ艺不兼容，会使得成本增加。更好的办法是在标准CMOSエ艺的支持下，通过对片上电感进行优化来提高电感的质量，在电感下使用底层金属接地隔离层来将电感和衬底隔离，减小衬底损耗。传统的衬底屏蔽层结构如图I所示。
发明内容为了克服衬底效应对片上电感的影响，本实用新型的目的是提供一种多个衬底屏蔽层的片上电感结构，并利用屏蔽层实现电容功能。本实用新型解决技术问题所采取的技术方案多个衬底屏蔽层的集成电路片上电感结构，包括片上电感，在片上电感的正下方设置有多层衬底屏蔽层；所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成，所述的金属栅条与矩形金属条垂直设置，金属栅条之间等间距平行设置。作为优选，所述的衬底屏蔽层有两层或三层。本实用新型的有益效果本实用新型的多个衬底屏蔽层能实现更好的衬底隔离，减小衬底损耗，并且通过多个衬底屏蔽层能实现电容功能。
图I是传统的衬底屏蔽层结构。[0013]图2是本实用新型利用第一层金属(Ml)及第ニ层金属(M2)作为屏蔽层的立体示意图。图3是本实用新型利用第一层金属(Ml)及第ニ层金属(M2)作为屏蔽层的片上电感立体示意图。图4是本实用新型利用第一层金属(Ml)及第ニ层金属(M2)作为屏蔽层实现电容功能的截面示意图。图5是本实用新型利用第一层金属(Ml)、第二层金属(M2)及第三层金属(M3)作为屏蔽层实现电容功能的截面示意图。
具体实施方式
以下结合附图和具体实施方式
来详细说明。在射频集成电路中，流过电感的射频信号很容易通过衬底耦合到电路其它的元件中，特别是对其他的电感造成很大的干扰。采用衬底屏蔽结构能有效地实现信号隔离并减小信号耦合的干扰。同时，对于CMOSエ艺而言，因衬底损耗的存在，使得片上集成电感的品质因子都较差。由于射频电路中大量使用电感元件，低品质因子的电感会严重影响射频电路的性能。如图2、图3所示，本实用新型包括片上电感，在片上电感的正下方设置有多层衬底屏蔽层；所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成，所述的金属栅条与矩形金属条垂直设置，金属栅条之间等间距平行设置。本实用新型能有效地实现电感和衬底的隔离，使得电感磁场与衬底之间实现隔断，避免隔离层中出现涡流损耗，使得衬底损耗减小，同时也减小了对相邻器件的信号串扰。图3是本实用新型利用第一层金属(Ml)及第ニ层金属(M2)作为屏蔽层的片上电感立体示意图。射频信号从电感端ロ I (Portl)进入从端ロ 2 (Port2)出来。衬底屏蔽层以第一层金属(Ml)及第ニ层金属(M2层)实现。通过多个衬底屏蔽层能实现电感和衬底更好的隔尚。本实用新型可以利用多个衬底屏蔽层来实现电容功能，图4为本实用新型利用第ー层金属(Ml)及第ニ层金属(M2)作为屏蔽层来实现电容功能的截面示意图。具体实现方式为屏蔽层2 (用第二层金属M2实现)通过连线连接到电感端ロ 2 (Port2)，屏蔽层I (用第一层金属Ml实现)通过连线接地。这样就可以形成第二层金属(M2)与衬底5之间的电容Cl、第一层金属(Ml)与第二层金属(M2)之间的电容C2，得到总的电容C为电容Cl与电容C2的并联。若图4所示的两层衬底屏蔽层所得到的电容值不够大，则可以用更多层金属实现屏蔽层，比如图5所示为本实用新型利用第一层金属(Ml)、第二层金属(M2)、第三层金属(M3)作为屏蔽层实现电容功能。具体的实现方式为屏蔽层2 (第二层金属M2)通过连线连接到电感端ロ 2 (Port2)，屏蔽层I (第一层金属Ml)与屏蔽层3 (第三层金属M3)分别接地。这样就可以得到第二层金属(M2)与衬底5之间的电容Cl、第一层金属(Ml)与第二层金属(M2)之间的电容C2、第三层金属(M3)与第二层金属(M2)之间的电容C2，得到总的电容C为电容Cl与电容C2的并联。
权利要求1.多个衬底屏蔽层的集成电路片上电感结构，其特征在于包括片上电感，在片上电感的正下方设置有多层衬底屏蔽层；所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成，所述的金属栅条与矩形金属条垂直设置，金属栅条之间等间距平行设置。
2.根据权利要求I所述的集成电路片上电感结构，其特征在于所述的衬底屏蔽层共有两层或三层。
专利摘要本实用新型涉及一种多个衬底屏蔽层的集成电路片上电感结构。本实用新型包括片上电感，在片上电感的正下方设置有多层衬底屏蔽层；所述的衬底屏蔽层由矩形金属条和多根形状相同的金属栅条组成，所述的金属栅条与矩形金属条垂直设置，金属栅条之间等间距平行设置。本实用新型的多个衬底屏蔽层能实现更好的衬底隔离，减小衬底损耗，并且通过多个衬底屏蔽层能实现电容功能。
文档编号H01L23/522GK202423271SQ201120551938
公开日2012年9月5日 申请日期2011年12月27日 优先权日2011年12月27日
发明者孙玲玲, 文进才, 苏国东, 郭丽丽 申请人:杭州电子科技大学