单片集成信号接收电路的制作方法
【专利摘要】本发明公开了一种单片集成信号接收电路。该电路包括P型的第一MOS管（M1）、第二MOS管（M2），N型的第三MOS管（M3）、第四MOS管（M4）、第五MOS管（M5），第一电阻（R1），第二电阻（R2）和反相器。本新型的电路的等效上来说，输出电压使其符合前侧端信号的转态电压，消除盲区，克服已知技术的缺点。
【专利说明】单片集成信号接收电路
【技术领域】
[0001]本发明涉及一种单片集成信号接收电路。
【背景技术】
[0002]在电子电路里面，两个模块间需要传递电压电流信号，一般需要信号的接收电路。现有的单片集成信号接收电路一般存在许多盲区，严重影响到转换特性和噪声抵抗能力。
【发明内容】
[0003]本发明的发明目的在于:针对上述存在的问题，提供一种单片集成信号接收电路。
[0004]本发明采用的技术方案是这样的:一种单片集成信号接收电路，其特征在于，包括P型的第一M0S管、第二M0S管，N型的第三M0S管、第四M0S管、第五M0S管，第一电阻，第二电阻和反相器；所述第一 M0S管的栅极、源极、漏极分别连接信号接收端和第二 M0S管的源极、工作电压、第三M0S管的栅极及第二 M0S管的漏极；第二 M0S管的栅极、源极、漏极分别连接工作电压、第一 M0S管的栅极和信号接收端、第一 M0S管的漏极和第三M0S管的栅极；第三M0S管的栅极、源极、漏极分别连接第一 M0S管的漏极和第二 M0S管的漏极、第四M0S管的源极和第五M0S管的栅极、第四M0S管的漏极和信号接收端；第四M0S管的栅极、源极、漏极分别连接工作电压、第三M0S管的源极和第五M0S管的栅极、第三M0S管的漏极和信号接收端；第五M0S管的栅极、源极、漏极分别连接第三M0S管的源极和第四M0S管的源极、一端接地的第二电阻的另一端、工作电压；第一电阻串接于第五M0S管的栅极与地之间；反相器的输入端连接第五M0S管的源极，输出端连接信号输出端。
[0005]综上所述，由于采用了上述技术方案，本发明的有益效果是:该电路的等效上来说，输出电压使其符合前侧端信号的转态电压，消除盲区，克服已知技术的缺点。
【专利附图】
【附图说明】
[0006]图1是本发明单片集成信号接收电路的电路原理图。
【具体实施方式】
[0007]下面结合附图，对本发明作详细的说明。
[0008]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0009]如图1所示，是本发明一种单片集成信号接收电路的电路原理图。该单片集成信号接收电路包括p型的第一 M0S管Ml、第二 M0S管M2，N型的第三M0S管M3、第四M0S管M4、第五M0S管M5，第一电阻R1，第二电阻R2和反相器；所述第一 M0S管Ml的栅极、源极、漏极分别连接信号接收端Spd和第二 M0S管M2的源极、工作电压VCC、第三M0S管M3的栅极及第二 M0S管M2的漏极；第二 M0S管M2的栅极、源极、漏极分别连接工作电压VCC、第一MOS管Ml的栅极和信号接收端Spd、第一 MOS管Ml的漏极和第三M0S管M3的栅极；第三M0S管M3的栅极、源极、漏极分别连接第一 M0S管Ml的漏极和第二 M0S管M2的漏极、第四M0S管M4的源极和第五M0S管M5的栅极、第四M0S管M4的漏极和信号接收端Spd ;第四M0S管M4的栅极、源极、漏极分别连接工作电压VCC、第三M0S管M3的源极和第五M0S管M5的栅极、第三M0S管M3的漏极和信号接收端Spd ;第五M0S管M5的栅极、源极、漏极分别连接第三M0S管M3的源极和第四M0S管M4的源极、一端接地GND的第二电阻R2的另一端、工作电压VCC;第一电阻R1串接于第五M0S管M5的栅极与地GND之间；反相器的输入端连接第五M0S管M5的源极，输出端连接信号输出端Si。
[0010]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种单片集成信号接收电路，其特征在于，包括P型的第一 MOS管(Ml )、第二 MOS管(M2)，N型的第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)，第一电阻(R1 )，第二电阻(R2)和反相器；所述第一 MOS管(Ml)的栅极、源极、漏极分别连接信号接收端(Spd)和第二 MOS管(M2 )的源极、工作电压(VCC)、第三MOS管(M3 )的栅极及第二 MOS管(M2 )的漏极；第二 MOS管(M2)的栅极、源极、漏极分别连接工作电压(VCC)、第一 MOS管(Ml)的栅极和信号接收端(Spd)、第一 MOS管(Ml)的漏极和第三MOS管(M3)的栅极；第三M0S管(M3)的栅极、源极、漏极分别连接第一 M0S管(Ml)的漏极和第二 M0S管(M2)的漏极、第四M0S管(M4)的源极和第五M0S管(M5)的栅极、第四M0S管(M4)的漏极和信号接收端(Spd);第四M0S管(M4)的栅极、源极、漏极分别连接工作电压(VCC)、第三M0S管(M3)的源极和第五M0S管(M5)的栅极、第三M0S管(M3)的漏极和信号接收端(Spd);第五MOS管(M5)的栅极、源极、漏极分别连接第三M0S管(M3)的源极和第四M0S管(M4)的源极、一端接地(GND)的第二电阻(R2 )的另一端、工作电压(VCC);第一电阻(R1)串接于第五M0S管(M5 )的栅极与地(GND)之间；反相器的输入端连接第五M0S管(M5)的源极，输出端连接信号输出端(Si)。
【文档编号】H03K19/094GK103684416SQ201210340966
【公开日】2014年3月26日 申请日期:2012年9月16日 优先权日:2012年9月16日
【发明者】余力, 王纪云 申请人:郑州单点科技软件有限公司