陶瓷CSP封装基板结构的制作方法

本实用新型涉及电子器件封装制造技术领域，特别是涉及一种陶瓷CSP封装基板结构。

背景技术：

声表面波器件是一种利用声表面波对电信号进行模拟处理的器件。随着技术的发展，对声表面波器件的要求也越来越高，不仅要求性能可靠，而且对于声表面波器件的体积也要求更加小型化，因此，声表面波器件的封装也从开始的金属封装，到SMD封装，发展到现在的CSP封装(Chip Scale Package，芯片级封装)，大大拓宽了其应用领域。

目前国内使用的CSP封装基板在强调小型化设计时，忽略了封装基板的气密性问题，在声表面波器件的元器件焊接于CSP封装基板上时易出现虚焊假焊现象，降低产品良率。

技术实现要素：

基于此，本实用新型提供一种陶瓷CSP封装基板结构，结构设计合理，保证焊接的气密性和稳定性，确保信号传输的稳定性。

为了实现本实用新型的目的，本实用新型采用如下技术方案：

一种陶瓷CSP封装基板结构，用于封装声表面波器件，其特征在于，所述陶瓷CSP封装基板结构包括第一线路层、贴设所述第一线路层的中间层、及贴设于所述中间层远离所述第一线路层的一面的第二线路层，所述第二线路层用于连接所述声表面波器件的芯片；所述第一线路层包括第一基板，所述第一基板上设有若干第一通孔；所述中间层包括第二基板，所述第二基板上设有若干第二通孔，各所述第二通孔分别对应且连通各所述第一通孔；所述第二线路层包括与所述第二基板相对应的第三基板、设置于所述第三基板远离所述中间层的一面上的若干信号盘、及围设所述信号盘的屏蔽片；所述屏蔽片用于连接所述芯片的接地信号位；所述第三基板上设有若干第三通孔，所述第三通孔与所述第二通孔呈错位设置；所述信号盘采用三极性设置，包括一个输入信号盘及两个输出信号盘；当选择非差分信号输出时，所述输入信号盘用于连接外接输入信号，一所述输出信号盘用于连接所述芯片的输出信号位，另一所述输出信号盘用于连接所述芯片的接地信号位；当选择差分信号输出时，所述输入信号盘用于连接所述外接输入信号，二所述输出信号盘均用于连接所述芯片的输出信号位。

上述陶瓷CSP封装基板结构，第一通孔、第二通孔与第三通孔呈错位设置，在电子元器件焊接时可防止焊接漏锡，保证焊接的气密性和稳定性；同时，信号盘采用三极性设置，能适用于差分信号传输与非差分信号传输，并在信号盘的周围设置大片的屏蔽片，增强抗干扰能力，确保信号传输的稳定性。

在其中一个实施例中，所述第一线路层还包括设置于所述第一基板远离所述中间层的一面上的若干焊接盘、及设置于所述第一基板连接所述中间层的一面上的若干第一中转盘；各所述第一中转盘与各所述焊接盘一一对应；所述第一通孔分别贯穿相互对应的所述焊接盘与所述第一中转盘。

在其中一个实施例中，所述中间层还包括分别设置于所述第二基板相对两面的若干第二中转盘与若干第三中转盘；所述第三中转盘与所述第二中转盘一一对应；所述第二通孔分别贯穿相互对应的所述第二中转盘与所述第三中转盘；所述第二中转盘与所述第一中转盘一一对应。

在其中一个实施例中，各述第三通孔分别贯穿相互对应的所述第四中转盘各所述信号盘、相互对应的所述第四中转盘与所述屏蔽片；所述第四中转盘与所述第三中转盘一一对应。

在其中一个实施例中，所述第一中转盘紧密贴设所述第二中转盘，所述第三中转盘紧密贴设所述第四中转盘；所述第二通孔的一端抵接所述第四中转盘，所述第三通孔的一端抵接所述第三中转盘。

在其中一个实施例中，所述第一通孔、所述第二通孔及所述第三通孔的孔壁均镀有第二导电层，电气连通所述第一线路层、所述中间层与所述第二线路层。

在其中一个实施例中，所述焊接盘、所述第三中转盘的裸露部分、所述第四中转盘的裸露部分、所述信号盘及所述屏蔽片均镀有所述第二导电层。

在其中一个实施例中，所述第一线路层、所述中间层与所述第二线路层的厚度范围均为0.08mm-0.12mm；所述第一通孔、所述第二通孔与所述第三通孔的孔径范围均为1.26mm-1.28mm。

在其中一个实施例中，所述第一线路层、所述中间层与所述第二线路层的厚度均为0.1mm；所述第一通孔、所述第二通孔与所述第三通孔的孔径均为1.27mm。

在其中一个实施例中，所述第一线路层与所述中间层、所述第二线路层采用HTCC技术集成一个整体结构。

附图说明

图1为本实用新型一较佳实施方式的陶瓷CSP封装基板结构的立体示意图；

图2为图1所示陶瓷CSP封装基板结构的另一视角的立体示意图；

图3为图1所示陶瓷CSP封装基板结构的分解示意图；

图4为图3所示陶瓷CSP封装基板结构的另一视角的分解示意图；

图5为图1所示陶瓷CSP封装基板结构的俯视图；

图6为图5所示A-A处的剖视图；

附图标注说明：

10-第一线路层，11-第一基板，12-焊接盘，13-第一中转盘，14-第一通孔；

20-中间层，21-第二基板，22-第二中转盘，23-第三中转盘，24-第二通孔；

30-第二线路层，31-第三基板，32-第四中转盘，33-信号盘，331-输入信号盘，332-输出信号盘，34-屏蔽片，35-第三通孔。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。

请参阅图1至图6，为本实用新型一较佳实施方式的陶瓷CSP封装基板结构，包括第一线路层10、贴设所述第一线路层10的中间层20、及贴设于所述中间层20远离所述第一线路层10的第二线路层30。所述第一线路层10与所述中间层20、所述第二线路层30采用HTCC(High-temperature co-fired ceramics，高温共烧陶瓷)技术集成一个整体结构。

所述第一线路层10包括第一基板11、设置于所述第一基板11远离所述中间层20的一面上的若干焊接盘12、及设置于所述第一基板11连接所述中间层20的一面上的若干第一中转盘13，各所述第一中转盘13与各所述焊接盘12一一对应。在本实施例中，所述焊接盘12的数量、所述第一中转盘13的数量均为五。

所述第一基板11上对应所述焊接盘12的位置设有若干第一通孔14，各所述第一通孔14分别设置于对应的所述焊接盘12内部的一侧。所述第一通孔14分别贯穿相互对应的所述焊接盘12与所述第一中转盘13。

在本实施例中，所述中间层20的数量为一；在其它实施例中，所述中间层20的数量也可以是二或以上。所述中间层20包括第二基板21、及分别设置于所述第二基板21相对两面的若干第二中转盘22与若干第三中转盘23，各所述第三中转盘23与各所述第二中转盘22一一对应。在本实施例中，所述第二中转盘22的数量、所述第三中转盘23的数量均为五。

所述第二基板21上对应所述第二中转盘22的位置设有若干第二通孔24，所述第二通孔24分别设置于对应的所述第二中转盘22内部的一侧。所述第二通孔24分别贯穿相互对应的所述第二中转盘22与所述第三中转盘23。

在本实施例中，各所述第二中转盘22与各所述第一中转盘13一一对应，各所述第二通孔24与各所述第一通孔14一一对应且连通。

在本实施例中，所述第二线路层30连接声表面波器件的芯片。所述第二线路层30包括与所述第二基板21相对应的第三基板31、设置于所述第三基板31连接所述中间层20的一面上的若干第四中转盘32、设置于所述第三基板31远离所述中间层20的一面上的若干信号盘33、及围设所述信号盘33的屏蔽片34。在本实施例中，所述第四中转盘32的数量为五，所述信号盘33的数量为三。所述信号盘33与靠近所述第三基板31相对两端处的所述第四中转盘34相对应。

在本实施例中，所述信号盘33采用三极性设置，包括一个输入信号盘331及二个输出信号盘332。当选择非差分信号输出时，所述输入信号盘331用于连接外接输入信号，一个所述输出信号盘332用于连接所述芯片的输出信号位，另一个所述输出信号盘332用于连接所述芯片的接地信号位；当选择差分信号输出时，所述输入信号盘331用于连接外接输入信号，二所述输出信号盘332均用于连接所述芯片的输出信号位。所述信号盘33采用三极性设置能大大提高所述陶瓷CSP封装基板结构的通用性。

在本实施例中，所述屏蔽片34连接所述芯片的接地信号位。所述屏蔽片34具有大面积设置，有效增强所述陶瓷CSP封装基板结构的屏蔽功能。在本实施例中，所述信号盘33、所述屏蔽片34与所述芯片之间的连接采用植金球倒装焊接方式。

所述第三基板31上对应各所述第四中转盘32的位置设有若干第三通孔35。在本实施例中，所述第三通孔35的数量为七，其中位于所述第三基板31中间位置的四个所述第三通孔35贯穿相互对应的所述第四中转盘32与屏蔽片34，另外三个所述第三通孔35贯穿相互对应的所述第四中转盘32与所述信号盘33。

进一步地，请同时参阅图5及图6，在本实施例中，所述第三通孔35与所述第二通孔24呈错位设置，使得所述第三通孔35的一端紧密贴设所述第三中转盘23，所述第二通孔24的一端紧密贴设所述第四中转盘33。

在本实施例中，所述第一基板11、所述第二基板21及所述第三基板31均为陶瓷材料制成。

在本实施例中，所述第一次线路层10、所述中间层20与所述第二线路层30的厚度范围均为0.08-0.12mm，均优选为0.1mm；所述第一通孔14、所述第二通孔24与所述第三通孔35的孔径范围均为1.26mm-1.28mm，均优选1.27mm(折算后等于50mil)。

本实施例的陶瓷CSP封装基板结构生产制作时，分别取所述第一基板11、第二基板21及第三基板31经过一系列的印制流程，得到初步制成的所述第一线路层10与所述中间层20、所述第二线路层30，在此流程中，孔金属化及整板电镀均电镀第一导电层，即此时所述焊接盘12、第一中转盘13、第一通孔14的孔壁、所述第二中转盘22、第三中转盘23、第二通孔24的孔壁、所述第四中转盘32、所述信号盘33、所述屏蔽片34及所述第三通孔35的孔壁均镀有所述第一导电层。

然后再将初步制成的所述第一线路层10与所述中间层20、所述第二线路层30采用HTCC技术集成为一个整体结构，使得各所述第一中转盘13紧密贴设各所述第二中转盘22，各所述第一通孔14对应连通各所述第二通孔24，所述第三中转盘23紧密贴设所述第四中转盘32，所述第二通孔24一端的孔壁抵接所述所述第四中转盘32，所述第三通孔35一端的孔壁抵接所述第三中转盘23，实现所述第一线路层10与所述中间层20及所述第二线路层30的电气连通，得到半成品的所述陶瓷CSP封装基板结构。

进一步地，半成品的所述陶瓷CSP封装基板结构电镀上第二导电层，将半成品的所述陶瓷CSP封装基板结构裸露在外的第一导电层置换为所述第二导电层，即所述焊接盘12、第一通孔14的孔壁、第二通孔24的孔壁、第三中转盘23的裸露部分、第四中转盘32的裸露部分、所述信号盘33、所述屏蔽片34及所述第三通孔35的孔壁均置换为所述第二导电层。在此处，所述第一导电层与所述第二导电层发生的咬蚀忽略不计。

在本实施例中，所述第一导电层为银层，所述第二导电层为金层；所述第一导电层与所述第二导电层的厚度均为0.0254mm(折算后等于0.1mil)。

在本实施例中，所述第三通孔35与所述第二通孔24、所述第一通孔14呈错位设置，克服所述第三通孔35与所述第二通孔24、所述第一通孔14呈直接连通设置时焊接漏锡导致虚焊假焊现象的缺陷，保证焊接的气密性和稳定性，提高产品良率。

再进一步地，所述陶瓷CSP封装基板结构还可以根据不同的需求，在生产时设计不同于本实施例的孔位及焊盘的参数设置，以适应于不同的声表面波器件，提高所述陶瓷CSP封装基板结构的通用性。

上述陶瓷CSP封装基板结构，第一通孔14、第二通孔24与第三通孔35呈错位设置，在电子元器件焊接时可防止焊接漏锡，保证焊接的气密性和稳定性；同时，信号盘33采用三极性设置，能适用于差分信号传输与非差分信号传输，并在信号盘33的周围设置大片的屏蔽片34，增强抗干扰能力，确保信号传输的稳定性。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。