快速锁定的数字锁相回路及其快速锁定方法与流程

本发明是有关于一种锁相回路，且特别是有关于一种快速锁定的数字锁相回路。

背景技术：

随着电子科技的进步，电子产品已成为人们生活中不可或缺的工具。例如用来进行信息交换的通信产品，通过通信产品来与外界进行信息交换，已是人们生活中每日都必要执行的工作。在电子通信产品中，最常见的就是锁相回路装置，锁相回路装置通常用来提供一个具有准确相位的周期性的输出信号。然而，传统数字锁相回路进行锁相时，通常以参考信号上升缘为目标，将欲锁相的信号波形上升缘与参考波形的上升缘对准。因此在相位差较大情况下，将会增加从开始锁相直至确定锁相的时间。

技术实现要素：

为了解决上述公知技术的缺失，本发明的目的在于提供一种快速锁定的数字锁相回路，包含：

一种快速锁定的数字锁相回路，包含：

振荡电路，输出振荡信号；

除法器，连接所述振荡电路，所述除法器将所述振荡信号除以默认除数值，以输出被除信号；

相位频率检测器，连接所述除法器，所述相位频率检测器接收参考信号以及所述被除信号，并检测所述被除信号的被除频率与所述参考信号的参考频率的频率差，所述相位频率检测器检测所述被除信号的多个被除波形中的其中一所述被除波形的上升缘与所述参考信号中对应的参考波形的上升缘之间的相位差；

频率相位锁定电路，连接所述相位频率检测器，所述频率相位锁定电路接收所述频率差，据以追踪所述被除频率落入锁定频率范围内时，所述频率相位锁定电路锁定所述被除频率；以及

相位记录器，连接所述相位频率检测器以及所述频率相位锁定电路，当所述频率相位锁定电路锁定所述被除频率时，所述相位频率检测器当下所检测到的所述相位差作为追踪基准相位差记录在所述相位记录器中；

其中所述频率相位锁定电路依据所述追踪基准相位差，以追踪所述被除信号的所述被除波形之后的其他被除波形，当所述频率相位锁定电路判断追踪到的其他所述被除波形的被除相位落入锁定相位范围内时，所述频率相位锁定电路锁定追踪到的所述被除相位。

优选地，所述频率相位锁定电路包含：

频率锁定电路，连接所述相位频率检测器，所述频率锁定电路接收所述频率差，据以追踪所述被除频率落入所述锁定频率范围内时，所述频率锁定电路锁定所述被除频率，并输出对应的锁频信号；

相位锁定电路，连接所述相位记录器，所述相位锁定电路接收所述追踪基准相位差，并依据所述追踪基准相位差，以追踪所述被除信号的所述被除相位落入所述锁定相位范围内时，所述相位锁定电路锁定追踪到的所述被除相位，并输出对应的锁相信号；以及

控制电路，连接所述频率锁定电路、所述相位锁定电路、所述相位记录器以及所述振荡电路，当所述控制电路从所述相位记录器接收到所述追踪基准相位差时，所述控制电路控制所述相位锁定电路依据所述追踪基准相位差进行所述被除相位的追踪，并且所述控制电路依据所述锁频信号以及锁相信号输出控制信号至所述振荡电路，所述振荡电路依据所述锁频信号以及锁相信号输出另一振荡信号。

优选地，所述相位频率检测器检测所述被除频率改变后与所述参考频率之间的另一频率差；

所述频率相位锁定电路依据所述另一频率差，追踪所述被除频率未落入所述锁定频率范围内而脱锁时，再次追踪所述被除频率，直到所述被除频率再次落入所述锁定频率范围内时，重新锁定所述被除频率；

当所述频率相位锁定电路重新锁定所述被除频率时，所述相位频率检测器当下所检测到的另一所述被除波形的上升缘与所述参考信号中对应的参考波形的上升缘之间的另一相位差，作为另一追踪基准相位差记录在所述相位记录器中；

所述频率相位锁定电路依据所述另一追踪基准相位差，以追踪另一被除波形；

所述频率相位锁定电路判断追踪到的所述另一被除波形的另一被除相位落入所述锁定相位范围内时，所述频率相位锁定电路锁定追踪到的所述另一被除相位。

优选地，所述相位频率检测器检测所述被除波形的所述被除相位改变后与所述参考信号中对应的参考波形之间的另一相位差；

所述频率相位锁定电路依据所述另一相位差，判断目前追踪的所述被除波形的所述被除相位未落入所述锁定相位范围内而脱锁时，所述另一相位差作为另一追踪基准相位差记录在所述相位记录器中；

所述频率相位锁定电路依据所述另一追踪基准相位差，以追踪其他所述被除波形的所述被除相位落入所述锁定相位范围内时，所述频率相位锁定电路重新锁定目前追踪到的所述被除相位。

一种快速锁定方法，适用于上述快速锁定的数字锁相回路，所述快速锁定方法包含以下步骤：

利用振荡电路，输出振荡信号；

利用除法器，将所述振荡信号的振荡频率除以默认除数值，以输出被除信号；

利用相位频率检测器，检测所述被除信号的被除频率与参考信号的参考频率的所述频率差；

利用频率相位锁定电路，依据所述频率差，追踪所述被除频率是否落入锁定频率范围内，若否，持续追踪所述被除频率，若是，利用所述频率相位锁定电路，锁定所述被除频率；

利用相位频率检测器，检测所述被除信号的其中一被除波形的上升缘与所述参考信号中对应的参考波形的上升缘之间的相位差；

利用相位记录器，将所述相位差作为追踪基准相位差记录在所述相位记录器中；

利用所述频率相位锁定电路，依据所述追踪基准相位差，以追踪所述被除信号的所述被除波形之后的一或多个被除波形；以及

利用所述频率相位锁定电路，判断追踪到的所述被除波形的被除相位是否落入锁定相位范围内，若否，持续追踪所述被除相位，若是，利用所述频率相位锁定电路，锁定追踪到的所述被除相位。

优选地，所述快速锁定方法还包含以下步骤：

利用所述相位频率检测器，检测所述被除波形的所述被除相位改变后与所述参考信号中对应的参考波形之间的另一相位差；

利用所述频率相位锁定电路，依据所述另一相位差，判断目前追踪的所述被除波形的所述被除相位是否未落入所述锁定相位范围内而脱锁，若否，重复执行前一步骤，若是，所述另一相位差作为另一追踪基准相位差记录在所述相位记录器中；

利用所述频率相位锁定电路，依据所述另一追踪基准相位差，以追踪其他所述被除波形的所述被除相位是否落入所述锁定相位范围内，若否，持续追踪其他所述被除波形的所述被除相位，若是，所述频率相位锁定电路重新锁定目前追踪到的所述被除相位。

优选地，所述快速锁定方法还包含以下步骤：

利用所述频率相位锁定电路，追踪所述频率相位检测器检测到的所述被除相位是否脱锁，若否，追踪所述被除信号的所述被除相位是否落入所述锁定相位范围内，若是，利用所述相位频率检测器，检测所述被除信号的所述一或多个被除波形的上升缘与所述参考信号中对应的所述参考波形的上升缘之间的另一相位差；

利用所述相位记录器，记录所述相位频率器当下所检测到的所述另一相位差为另一追踪基准相位差；以及

利用所述频率相位锁定电路，依据所述另一追踪基准相位差，以追踪另一被除相位落入所述锁定相位范围内时，所述频率相位锁定电路锁定所述另一被除相位。

优选地，所述快速锁定方法还包含以下步骤：

利用所述相位频率检测器，检测所述被除频率改变后与所述参考频率之间的另一频率差；

利用所述频率相位锁定电路，依据所述另一频率差，追踪所述被除频率是否未落入所述锁定频率范围内而脱锁，若否，重复执行前一步骤，若是，再次追踪所述被除频率，直到所述被除频率再次落入所述锁定频率范围内时，重新锁定所述被除频率；

所述相位频率检测器当下所检测到的另一所述被除波形的上升缘与所述参考信号中对应的参考波形的上升缘之间的另一相位差，作为另一追踪基准相位差记录在所述相位记录器中；

利用所述频率相位锁定电路，依据所述另一追踪基准相位差，以追踪另一被除波形；

利用所述频率相位锁定电路，判断追踪到的所述另一被除波形的所述另一被除相位是否落入所述锁定相位范围内，若否，追踪又另一被除波形的又另一被除相位，若是，所述频率相位锁定电路锁定追踪到的所述另一被除相位。

如上所述，本发明提供的快速锁定的数字锁相回路以及其快速锁定方法，通过记录振荡电路输出的振荡信号经除频后取得的被除信号的波形(例如第一个波形)与参考信号的对应波形之间的相位差，以追踪被除信号的后续一或多个波形，藉此可减少锁相时间，且无论相位差大小，都可达到快速锁定相位的效果。

附图说明

图1是本发明第一实施例的快速锁定的数字锁相回路的方框图。

图2是本发明第二实施例的快速锁定的数字锁相回路的方框图。

图3是本发明第二实施例的快速锁定的数字锁相回路的第一信号波形图。

图4是本发明第二实施例的快速锁定的数字锁相回路的第二信号波形图。

图5是本发明第三实施例的快速锁定方法应用于数字锁相回路的步骤流程示意图。

具体实施方式

在下文将参看随附图式更充分地描述各种例示性实施例，在随附图式中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来实现，且不应解释为限于本文中所阐述之例示性实施例。确切而言，提供此等例示性实施例使得本发明将为详尽且完整，且将向熟习此项技术者充分传达本发明概念的范畴。在诸图式中，类似数字始终指示类似组件。

应理解，虽然用语「第一」、「第二」等在本文中可以用来描述各种部件、组件、组件或部分，但是这些部件、组件、组件或部分不应被这些用语限制。这些用语仅用于将一个组件、部件、组件或部分与另一个组件、部件、组件或部分区分开。因此，在不背离本申请的教导的情况下，下文中讨论的第一组件、第一部件、第一组件、或第一部分可被称作第二组件、第二部件、第二组件、或第二部分等，用语「第三」、「第四」等依此类推。

请参阅图1，其是本发明第一实施例快速锁定的数字锁相回路的方框图。如图1所示，快速锁定的数字锁相回路可包含振荡电路10、除法器20、相位频率检测器30、频率相位锁定电路40以及相位记录器50。相位频率检测器30以及振荡电路10皆连接相位记录器50、频率相位锁定电路40以及除法器20。相位记录器50连接频率相位锁定电路40。

首先，振荡电路10输出振荡信号sdco。当除法器20从振荡电路10接收到振荡信号sdco时，除法器20将振荡信号sdco的振荡频率除以默认除数值，以输出具有被除频率的被除信号sdiv。当相位频率检测器30接收到参考信号sref以及被除信号sdiv时，相位频率检测器30检测被除信号sdiv的被除频率与参考信号sref的参考频率之间的频率差fd。应理解，振荡频率与参考频率具有一定的倍率关系，此倍率与预设除数值相关联。

频率相位锁定电路40从相位频率检测器30接收频率差fd，据以追踪被除信号sdiv的被除频率，该被除频率落入锁定频率范围内时，频率相位锁定电路40停止频率追踪作业，并锁定被除频率。当频率相位锁定电路40锁定被除频率时，此时相位频率检测器30可检测被除信号sdiv的被除相位与参考信号sref的参考相位之间的相位差pd，并将相位差pd作为追踪基准相位差ptb记录在相位记录器50中。

进一步地，相位记录器50所记录的追踪基准相位差ptb输出至频率相位锁定电路40。相位记录器50可直接依据追踪基准相位差ptb，以追踪被除信号sdiv的被除相位。而当追踪到被除信号sdiv的被除相位落入锁定相位范围内时，停止相位追踪作业并频率相位锁定电路40锁定追踪到的被除相位。

请一并参阅图2、图3和图4，其中图2是本发明第二实施例的快速锁定的数字锁相回路的方框图；图3是本发明第二实施例的快速锁定的数字锁相回路的第一信号波形图；图4是本发明第二实施例的快速锁定的数字锁相回路的第二信号波形图。如图2所示，快速锁定的数字锁相回路可包含振荡电路10、除法器20、相位频率检测器30、频率相位锁定电路40以及相位记录器50，其中频率相位锁定电路40包含频率锁定电路42、相位锁定电路41以及控制电路43，控制电路43连接频率锁定电路42以及相位锁定电路41。相位频率检测器30连接相位记录器50、频率锁定电路42、相位锁定电路41以及除法器20。振荡电路10连接控制电路43以及除法器20。

在振荡电路10输出的振荡信号sdco通过除法器20的除法运算转换成被除信号sdiv回授至相位频率检测器30后，数字锁相回路进入检测模式。在检测模式下，相位频率检测器30可检测被除信号sdiv的被除频率与参考信号sref的参考频率之间的频率差fd。

而在检测频率的同时，相位频率检测器30可检测被除信号sdiv的被除相位与参考信号sref的参考相位之间的相位差pd。具体地，如图4所示，被除信号sdiv以及参考信号sref各包含多个连续的方波，但被除信号sdiv的每一方波具有与参考信号sref的对应方波不同的相位，如被除信号sdiv的每一方波的上升缘与参考信号sref的对应方波的上升缘之间形成相位差pd。应理解，理想上，若被除信号sdiv与参考信号sref为同步信号，相位差pd为零值。

在检测模式之后，数字锁相回路进入如图3所示的频率追踪模式。在频率追踪模式下，频率锁定电路42可依据相位频率检测器30所检测的频率差fd，以追踪被除信号sdiv的被除频率，并锁定落入默认锁定频率范围内的被除频率。如图3所示，频率锁定电路42可输出低位准的锁频信号flocked，代表在未锁定的持续追踪状态；而在锁频信号flocked从低位准转至高位准时，则代表目前为锁定状态。

控制电路43接收到高位准的锁频信号flocked时，可控制/通知频率锁定电路42停止频率追踪作业。此时，控制电路43及/或相位记录器50可记录被除频率的锁定时间。

在频率锁定后，数字锁相回路接着进入相位记录模式。在相位记录模式下，控制电路43可要求相位记录器50记录被除信号sdiv与参考信号sref的相位差pd。举例来说，如图4所示，相位记录器50可记录在相位记录模式下的被除信号sdiv的第一个方波的上升缘与参考信号sref的对应方波的上升缘之间的相位差pd，并作为追踪基准相位差ptb。如图3和图4所示的相位记录器状态信号pr，在记录相位差pd后具有追踪基准相位差ptb。

在相位记录模式之后，数字锁相回路进入相位追踪模式。如图3所示的控制电路43输出的控制信号ctrl在相位追踪模式下具有频率锁定代码flcode，代表是在频率锁定状态下进行相位追踪作业。当控制电路43接收到追踪基准相位差ptb时，可控制相位锁定电路41依据追踪基准相位差ptb，以追踪被除信号sdiv的后续方波的被除相位。当追踪的被除信号sdiv的被除相位落入锁定相位范围内时，相位锁定电路41锁定追踪到的被除相位，并输出对应的锁相信号plocked。

最后，控制电路43依据锁频信号flocked以及锁相信号plocked可输出控制信号ctrl至振荡电路10。最后，振荡电路10可输出另一振荡信号。

进一步，在如上述锁频和锁相后，振荡电路10后续输出的振荡信号的频率和相位可能因工艺和环境中的因素例如温度而发生漂移，导致原本锁定的频率和相位发生脱锁和脱频情况。为解决此问题，即使已锁频和锁相，仍可持续对陆续产生的被除波形的频率和相位进行检测，并以检测和追踪到的另一频率和另一相位重新锁定，具体说明如下。

若频率脱锁时，执行以下重新追频和锁频、追相和锁相的操作。具体地，当被除频率改变时，相位频率检测器30将检测被除频率与参考频率之间的另一频率差。频率锁定电路42依据此另一频率差，追踪被除频率，追踪的被除频率未落入锁定频率范围内而脱锁时，再次追踪被除频率。直到当频率锁定电路42判断被除频率再次落入锁定频率范围内时，频率锁定电路42停止追踪，并重新锁定被除频率。而当频率锁定电路42重新锁定被除频率时，相位频率检测器30当下所检测到的另一被除波形的上升缘与参考信号中对应的参考波形的上升缘之间的另一相位差，作为另一追踪基准相位差记录在相位记录器50中。相位锁定电路41可从相位记录器50中取得另一追踪基准相位差，并依据此另一追踪基准相位差，以追踪被除信号的其他被除波形。相位锁定电路41判断追踪到的其他被除波形的被除相位落入锁定相位范围内时，相位锁定电路41锁定追踪到的被除相位。

而若相位脱锁时，执行以下重新追相和锁相的操作。具体地，相位频率检测器30检测被除波形的被除相位改变后与参考信号中对应的参考波形之间的另一相位差。相位锁定电路41依据另一相位差，判断目前追踪的被除波形的被除相位未落入锁定相位范围内而脱锁时，另一相位差作为另一追踪基准相位差记录在相位记录器中。相位锁定电路41依据另一追踪基准相位差，以追踪其他被除波形的被除相位，追踪的其他被除波形的被除相位落入锁定相位范围内时，相位锁定电路41重新锁定目前追踪到的被除相位。

图5是本发明第三实施例快速锁定方法应用于数字锁相回路的步骤流程示意图。本发明第三实施例快速锁定方法，适用于上述数字锁相回路，快速锁定方法包含以下步骤s501～s527：

步骤s501：利用振荡电路，输出振荡信号。

步骤s503：利用除法器，将振荡信号除以默认除数值，以输出被除信号。

步骤s505：利用相位频率检测器，检测被除信号的被除频率与参考信号的参考频率的频率差。

步骤s507：利用频率相位锁定电路，依据被除信号与参考信号的频率差，以追踪被除频率。

步骤s509：利用频率相位锁定电路，判断被除频率是否落入锁定频率范围内，若否，再次执行步骤s507，若是，执行步骤s511：利用频率相位锁定电路，锁定被除频率，并接着执行步骤s513。

步骤s513：利用相位频率检测器，检测被除信号的其中一被除波形的上升缘与参考信号中对应的参考波形的上升缘之间的相位差。

步骤s515：利用相位记录器，将相位差作为追踪基准相位差记录在相位记录器中。

步骤s517：利用频率相位锁定电路，依据追踪基准相位差，以追踪被除信号的其他一或多个被除波形的被除相位。

步骤s519：利用频率相位锁定电路判断追踪到的被除相位是否落入锁定相位范围内，若否，再次执行步骤s517，若是，执行步骤s521：利用频率相位锁定电路，锁定追踪到的被除相位，并接着执行步骤s523。

步骤s523：由于被除信号可能因温度或一或多个环境因素等而产生漂移，因此利用相位频率检测器，持续检测被除信号的被除频率与被除相位，可如采用上述步骤的检测方式，或可直接检测漂移前和漂移后的被除频率/被除相位的变化幅度，并据以执行下一步骤s525。

步骤s525：判断被除频率是否脱锁，若是，重新执行步骤s507～s525，若否，可持续执行步骤s523。

步骤s525：判断被相位是否脱锁，若是，重新执行步骤s513～s527，若否，可持续执行步骤s523。

本发明的有益效果在于，本发明提供的快速锁定的数字锁相回路以及其快速锁定方法，通过记录振荡电路输出的振荡信号经除频后取得的被除信号的波形(例如第一个波形)与参考信号的对应波形之间的相位差，并以此相位差作为追踪相位的基准，藉此可直接依据此基准相位差，以追踪被除信号的后续一或多个波形相位，藉此可减少锁相时间，且无论相位差大小，都可达到快速锁定相位的效果。

最后须说明地是，于前述说明中，尽管已将本发明技术的概念以多个示例性实施例具体地示出与阐述，然而本领域技术人员将理解，在不背离由以下权利要求范围所界定的本发明技术的概念之范围的条件下，可对其作出形式及细节上的各种变化。

惟以上所述仅为本发明的优选可行实施例，非因此即局限本发明的专利范围，故举凡运用本发明说明书及图示内容所为的等效结构变化，均同理包含于本发明的范围内，合予陈明。