开关121a导通时，开关对电路120中存在导通电阻Rl和寄生电容Cl，当开关122b导通时，开关对电路120中存在导通电阻R2和寄生电容C2，并且Rl = R2，C1 = C2，该DAC单元100的输出还存在负载电阻R3和负载电容C3。
[0037]目前的电流舵型DAC的构架中，通常采用高位和低位结合的方式对数字信号进行解码，以图1所示电流舵型DAC为例予以说明，该电流舵型DAC例如为10位DAC，例如可以由高4位和第6位结合的构架形成，高4位通常可以为Unary架构的DAC模块，低6位通常可以为Binary架构的DAC模块，具体地，Unary架构的DAC模块中DAC单元的个数为2N_1，N为位数，即高4位Unary架构的DAC模块中包括15个DAC单元，并且每个DAC单元的输入电流相等，可以用Iu表示，则该15个DAC单元的输入电流均为I u，即该高4位DAC单元为电流舵型DAC的最高有效位(Most Significant Bit,简称为:MSB)，Binary架构的DAC模块中DAC单元的个数为M，M为位数，即低6位Binary架构的DAC模块中包括6个DAC单元，并且每个DAC单元的输入电流依次降低1/2，例如第一个电流源的输入电流为Iu/2，则其它5个DAC单元的输入电流依次为Iu/4、Iu/8、Iu/16、Iu/32、Iu/64，即该低6位DAC模块为电流舵型DAC的最低有效位(Least Significant Bit，简称为:LSB)。对应高4位DAC模块来说，解码器的二进制输入信号可以为:0000?1111，共计16中情况，相应地，DAC单元的输出可以为:0?15，对应上述16种二进制输入，当DAC单元的输出为O时，15个DAC单元中连接Voutp的开关关断，连接Voutn的开关导通，认为该15个DAC单元均为关断状态，即电压均加载在Voutn上，当DAC单元的输出为15时，15个DAC单元中连接Voutp的开关导通，电压均加载在Voutp上，即图1所述电流舵型DAC的正常输出电压。该现有技术提供的电流舵型DAC中，高4位DAC模块为影响输出电压的主要因素，其输入的数字信号在0000?1111之间变化，因此对应的15个DAC单元的输出也在O?15之间变化，即输入信号不同时15个DAC单元的导通个数也不同，又由于DAC单元中存在的导通电阻和寄生电容，即电流舵型DAC的输出电压Voutp与已导通的DAC单元的导通电阻和寄生电容有关，因此，在该15个DAC单元的导通个数不同时，由于导通电阻和寄生电容的非线性变化，而导致电流舵型DAC的输出电压Voutp会呈现出非线性变化的现象，在输出电压曲线中有毛刺，影响了DAC的转换效果。图6为图1所示电流舵型DAC的时序和输出波形的示意图，可以看出，电流舵型DAC的输出电压Voutp-Voutn在时钟信号的上升沿变化，输出电压Voutp-Voutn表示DAC单元100导通个数的大小关系，然而为非线性的；需要说明的是看，图1中解码器的信号线用一根“黑粗线”表示，实际上信号线的个数与DAC单元100的个数相等，为21条，并且每根信号线与一个DAC单元100的所有开关连接，用于通过输入的数字信号控制DAC单元100中开关的状态，因此，图6中信号线的输出表示21根信号线的叠加输出，同样在时钟信号的上升沿变化。
[0038]类似地，导通电阻同样会造成电流舵型DAC的输出电压Voutp-Voutn的非线性变化，举例来说，DAC单元100的导通电阻为Ru，负载电阻为Rw，对由DAC单元构成的电流舵型DAC，当一部分DAC单元的输出电压加载到输出端时，电流舵型DAC的Voutp端与Voutn端的导通电阻分别为:
[0039]Rp = Rw* (I/(l+k*Rw/Ru))
[0040]Rn = Rw* (I/(1+(N_k) *Rw/Ru)) (I)
[0041]上述(I)式中，N为电流舵型DAC中DAC单元的总数量，k为导通的DAC单元的数量。可以看出，输出电压对导通电阻的依赖实际上是对解码器输入的数字信号的依赖，同样会造成电流舵型DAC的输出电压Voutp-Voutn的非线性现象。
[0042]与现有技术不同的，本实施例提供的DAC单元100具有两个开关对，并且该两个开关对121和122的结构是完全相同的，在具体实现中，将该DAC单元100使用在电流舵型DAC中时，第二开关对122作为第一开关对121的傀儡，用于对第一开关对121起稳压作用，根据输入的数字信号需要导通电流舵型DAC中的某一 DAC单元100时，先将该DAC单元100的输出电压加载到第二开关对122上，即开关122a导通，在此过程中完成对寄生电容的充电，待该DAC单元100的输出电压稳定后，断开开关122a的同时导通开关121a，由于第一开关对121和第二开关对122的寄生电容相同，开关121a导通后不再对寄生电容充电，直接形成稳定的电压，类似地，当某一 DAC单元100由导通状态切换为关断状态时，即由121a导通变化为121b导通时，第二开关对122的作用类似，可以先将该DAC单元100的输出电压加载到第二开关对122上，即开关121a断开的同时导通开关122b，在此过程中完成对寄生电容的放电，待该DAC单元100的输出电压稳定后，断开开关122b的同时导通开关121b，开关121a的断开时进行放电的寄生电容为第二开关对122中的寄生电容；因此，本实施例提供的DAC单元100在具体使用时，电流舵型DAC的输出电压Voutpl-Voutnl仅与导通的DAC单元100的个数相关，不会因DAC单元100在导通的过程中对寄生电容充电，以及在关断的过程中对寄生电容放电，而造成输出电压的非线性变换。类似地，第二开关对122对导通电阻所起的平衡作用和有益效果与上述寄生电容类似，故在此不再赘述。
[0043]进一步地，图7为本发明实施例所提供的另一种DAC单元的电路结构示意图。本实施例提供的DAC单元100中，第一开关对121和第二开关对122都连接有负载，其中，第一开关对121的两个开关一一对应的连接两个第一负载131，第二开关对122的两个开关一一对应的连接两个第二负载132，该第一负载131与该第二负载132的负载阻值相等，由于本实施例中第二开关对122作为第一开关对121的傀儡，在DAC单元100导通和关断时，可以平衡寄生电容充电和放电对电流舵型DAC的输出电压Voutpl-Voutnl的影响，然而，要使得第二开关对122完全可以消除DAC单元100的状态变化对电流舵型DAC的输出电压Voutpl-Voutnl的影响，则可以对第一开关对121和第二开关对122设置有完全相同的负载值。
[0044]本实施例所提供的DAC单元，包括电源电路和开关对电路，并且该开关对电路包括并联的第一开关对和第二开关对，在该DAC单元使用在电流舵型DAC中时，将第一开关对的其中一个开关连接到该电流舵型DAC的第一输出电压上，第二开关对在DAC单元的导通过程中实现对寄生电容的充电，在DAC单元的关断过程中实现对寄生电容的放电，消除寄生电容的充电和放电，以及导通电阻对电流舵型DAC的输出电压的影响，使得该输出电压仅与DAC单元的导通个数相关，可以使得电流舵型DAC的输出电压呈线性变化。
[0045]实施例二
[0046]图8为本发明实施例二所提供的一种DAC单元的电路结构示意图。在上述实施例一提供的DAC单元100的基础上，本实施例提供的DAC单元100由P沟道金属氧化物半导体场效应(Metal-Oxid-Semiconductor，简称为:M0S)晶体管PMOS构成，电流源电路110包括串联的第一 PMOS和第二 PM0S，第一 PMOS的源极具体连接到电流舵型DAC的电源电压Vdd,第一 PMOS的漏极连接第二 PMOS的源极，第一 PMOS和第二 PMOS的栅极均连接偏置电压；第一开关对121包括并联的第三PMOS和第四PM0S，第二开关对122包括并联的第五PMOS和第六PM0S，其中，第三PM0S、第四PM0S、第五PMOS和第六PMOS的源极分别连接到第二 PMOS的漏极，第三PM0S、第四PM0S、第五PMOS和第六PMOS的栅极分别连接到电流舵型DAC的信号线上，第三PMOS的漏极通过一个第一负载131连接到电流舵型DAC的第一输出电压Voutpl，第四PMOS的漏极通过另一个第一负载131连接到电流舵型DAC的第一附加电压Voutnl，第五PMOS的漏极通过一个第二负载132连接到电流舵型DAC的第二输出电压Voutp2，第六PMOS的漏极通过另一个第二负载132连接到电流舵型DAC的第二附加电压Voutn2。图8所示实施例中第一 PMOS到第六PMOS分别用Pl到P6表示，P3?P6的栅极用于接收电流舵型DAC的信号，通过该信号控制对应的PMOS管的开关。
[0047]在本实施例的另一种可能的实现方式中，也可以由NMOS构成DAC单元100，图9为本发明实施例所提供的又一种DAC单元的电路结构示意图。与图8所示实施例不同的，本实施例提供的DAC单元100由NMOS构成，具体地，电流源电路120包括串联的第一 NMOS和第二 NM0S，第一 NMOS的源极连接第二 NMOS的漏极，第一 NMOS和第二 NMOS的栅极均连接偏置电压；第一开关对121包括并联的第三NMOS和第四NM0S，第二开关对122包括并联的第五NMOS和第六NM0S，其中，第三NM0S、第四NM0S、第五NMOS和第六NMOS的漏极分别连接到第二 NMOS的源极，第三NM0S、第四NM0S、第五NMOS和第六NMOS的栅极分别连接到所述电流舵型DAC的信号线上，第三NMOS的源极通过一个第一负载131分别连接到电流舵型DAC的第一输出电压Voutpl和电源电压Vdd，第四NMOS的源极通过另一个第一负载131分别连接电流舵型DAC的第一附加电压Voutnl和电源电压Vdd，第五NMOS的源极通过一个第二负载132分别连接到电流舵型DAC的第二输出电压Voutp2和电源电压Vdd，所述第六PMOS的源极通过另一个第二负载132分别连接到电流舵型DAC的第二附加电压Voutn2和电源电压Vdd。图9所示实施例中第一 NMOS到第六NMOS分别用NI到N6表示，N3?N6的栅极用于接收电流舵型DAC的信号，通过该信号控制对应的NMOS管的开关。
[0048]需要说明的是，NMOS构成的DAC单元与PMOS构成的DAC单元之间主要有两点区另IJ，第一方面，PMOS构成的DAC单元，其输出电压可以达到地电位，而NMOS构成的DAC单元的最低输