硅基低漏电流双悬臂梁可动栅mos管或非门的制作方法
【技术领域】
[0001] 本发明提出了硅基低漏电流双悬臂梁可动栅M0S管或非门，属于微电子机械系统 的技术领域。
【背景技术】
[0002] 伴随着微电子技术的深入发展集成电路单位面积的集成度仍然在不断地提升，芯 片的功能也日趋复杂，同时芯片的处理速度越来越高。人们对于芯片的功耗越来越重视。太 高的功耗会对芯片的散热材料提出更高的要求，还会使芯片的性能受到影响。所以过热的 芯片温度不仅会使芯片寿命降低，而且会影响芯片的稳定性。并且移动终端的广泛使用，对 于器件的功耗要求更加显著，所以对电子器件低功耗的设计就显得十分重要。
[0003] 或非门电路作为数字电路的重要组成部分，它能够实现两个输入端所输入的数字 信号的或非逻辑功能，由于或非门电路在中央处理器等数字式电路中有巨大的应用，所以 对或非门电路的功耗和温度的控制就显得十分重要，由常规M0S管组成的或非门，随着集 成度的提升，功耗变得越来越严重，功耗过大带来的芯片过热问题会严重影响集成电路的 性能，MEMS技术的发展使得制造具有可动栅的晶体管成为可能，具有可动栅的晶体管可以 有效降低栅极电压带来的栅极漏电流，进而降低或非门电路的功耗。
【发明内容】
[0004] 技术问题：本发明的目的是提供一种硅基低漏电流双悬臂梁可动栅M0SFET或非 门，将传统或非门中采用的两个常规M0S管换为一个具有双悬臂梁栅的M0S管，可以有效地 减小栅极漏电流从而降低电路的功耗。
[0005] 技术方案：本发明的硅基低漏电流双悬臂梁可动栅M0S管或非门由一个双悬臂梁 可动栅NM0S管、电阻和电源组成，该硅基低漏电流双悬臂梁可动栅M0S管制作在P型Si衬 底上，有两个用A1制作而成的对称设计的悬臂梁栅分别依靠锚区的支撑悬浮在栅氧化层 上方，两个悬臂梁栅的悬浮端之间留有一缝隙以保证两个悬臂梁栅下拉时互不干扰，两个 悬臂梁栅的位置关于该M0S管源-漏方向对称，悬臂梁栅的锚区用多晶硅制作在栅氧化层 上，悬臂梁栅下方设计有下拉电极板，下拉电极板接地，下拉电极在悬臂梁栅下的部分被二 氧化硅层覆盖，该双悬臂梁可动栅NM0S管的N+有源区的源极接地，N+有源区的漏极通过 电阻与电源VCC相连，源极和漏极通过通孔与引线连接，引线用A1制作，两路输入信号分别 在双悬臂梁可动栅NM0S管的两个悬臂梁栅输入，输出信号在该双悬臂梁可动栅NM0S管的 漏极和电阻之间输出，电阻的阻值远大于该M0S管导通的阻抗，从而保证在M0S管导通时输 出为低电平。
[0006] 所述的两个悬臂梁栅并不是直接紧贴在二氧化硅层上方，而是依靠锚区的支撑悬 浮在二氧化硅层上方，该NM0S管的两个悬臂梁栅的下拉电压设计的与该NM0S管的阈值电 压相等，只有当NM0S管的悬臂梁栅上所加的电压大于NM0S管的阈值电压时，其悬臂梁栅才 能下拉并接触二氧化硅层从而使悬臂梁栅NM0S管导通，当所加电压小于NM0S管的阈值电 压时悬臂梁栅就不能下拉，在或非门工作时，当NMOS管处于关断时其悬臂梁栅就处于悬浮 态，降低了栅极漏电流，从而降低了电路的功耗。
[0007] 在工作时，该或非门的两个数字信号输入端A和B，只要有一路为高电平，该高电 平输入信号通过锚区加在双悬臂梁栅NM0S管的悬臂栅极上，能够使双悬臂梁栅NM0S管的 悬臂梁栅下拉并且导通，从而使输出Y为低电平。只有当两个数字信号输入端都为低电平 时，双悬臂梁栅NM0S管的两个悬臂梁栅都不能下拉，该NM0S管不能导通，则输出Y为高电 平，从而实现对输入信号进行或非的功能（Y=7T^)。该或非门中的双悬臂梁栅NM0S管处 于关断态时其悬臂梁栅处于悬浮状态，此时该或非门中的M0SFET上不存在栅极漏电流，降 低了电路的功耗。或非门的真值表：
[0008]
[0009] 在本发明中的或非门所用的双悬臂梁可动栅NM0S管的栅极并不是直接紧贴在二 氧化硅层上，而是依靠锚区的支撑悬浮在二氧化硅层上方。双悬臂梁可动栅NM0S管的悬臂 梁栅的下拉电压设计得与NM0S管的阈值电压相等，只有当NM0S管的悬臂梁栅上所加的电 压大于NM0S管的阈值电压时，其悬臂梁栅才能下拉并到二氧化硅层使悬臂梁栅NM0S管导 通，当所加电压小于其阈值电压时悬臂梁栅就不能下拉，因此本发明中的或非门具有较小 的栅极漏电流。
[0010] 有益效果：本发明的硅基低漏电流双悬臂梁可动栅M0S管或非门是由一个双悬臂 梁可动栅M0S管和电阻构成，该NM0S管处于关断时，其悬臂梁栅处于悬浮状态，降低了栅极 漏电流，从而该或非门的功耗得到了降低。
【附图说明】
[0011] 图1为本发明硅基低漏电流双悬臂梁可动栅M0S管或非门的俯视图，
[0012] 图2为图1硅基低漏电流双悬臂梁可动栅M0S管或非门的P-P'向的剖面图，
[0013] 图3为图1硅基低漏电流双悬臂梁可动栅M0S管或非门的A-A'向的剖面图，
[0014] 图中包括：双悬臂梁可动栅M0S管1，电阻2，P型Si衬底3,引线4,栅氧化层5,悬 臂梁栅6,锚区7,悬臂梁下极板8,通孔9,源极10,漏极11。
【具体实施方式】
[0015] 本发明的硅基低漏电流双悬臂梁可动栅M0SFET或非门主要是由一个双悬臂梁栅 NM0S管和一个电阻构成。双悬臂梁栅M0S管是制作在P型硅衬底上，其栅极不是附在氧化 层上的多晶硅，而是两个对称设计的悬臂梁，悬浮在氧化层的上方，悬臂梁由A1制作，悬臂 梁栅的锚区用多晶硅制作在栅氧化层上，该双悬臂梁可动栅NMOS管的两个悬臂梁栅依靠 锚区的支撑悬浮在栅氧化层上方，两个悬臂梁栅的悬浮端之间留有一定缝隙以保证两个悬 臂梁栅下拉时互不干扰，两个悬臂梁栅的位置关于该M0S管源-漏方向对称。悬臂梁下方 设有下拉电极板，下拉电极接地，下拉电极在悬臂梁栅下的部分被在二氧化硅层包裹。该或 非门的双悬臂梁栅NM0S管的源极接地，双悬臂梁栅极都是数字信号的输入端，双悬臂梁栅 NM0S管的漏极与一电阻相接，该电阻远远大于导通的NM0S管的阻抗。电阻与电源电压相 接，数字信号在双悬臂梁栅NM0S管的两个悬臂梁栅极上输入。
[0016] 该硅基低漏电流双悬臂梁可动栅M0S管的源极接地，两路输入信号分别接在该 M0S管的两个悬臂梁栅上，漏极与电阻相连并与电源接在一起，输出信号在漏极与电阻之间 输出，该电阻远大于M0S管导通电压从而在M0S管导通时输出为低电平。该双悬臂梁可动 栅M0S管是制作在P型Si衬底3制作。双悬臂梁可动栅M0S管的两个对称设计的悬臂梁 栅极是悬浮在栅氧化层5的上方，形成两个悬臂梁栅6,两个悬臂梁栅6的位置关于该M0S 管源-漏方向对称。悬臂梁栅6的锚区7制作在栅氧化层上。悬臂梁下方设有下拉电极板 8,下拉电极板8在悬臂