)，信号FREF_d6 52变为高，进而致使信号REF 16在时间T8变为高，其中(T8-T7)反映跨触发器510的延迟。在时间T9，信号DCO 10变为高，进而致使信号CKV 14在时间TlO变为高，其中(T10-T9)反映跨触发器512的延迟。因此，在信号FREF 12的每个周期期间，生成了两个信号边沿(即与信号FREF 12相关联并且被作为信号REF 16供应的边沿)以及被检测为与信号FREF 12的边沿最接近并且被作为信号CKV 14供应的信号DCO 10的对应边沿。信号REF 16和CKV 14的边沿之间的时间延迟由时间一电压转换器转换成电压，之后再由ADC转换成数字信号，如以上详细描述的。
[0052]图8是根据本发明的一个实施例的实施TDC的数字锁相环(PLL)600的框图。数控振荡器608生成在参考时钟信号FREF 12的每个周期期间具有多个跳变的DCO 10信号。如以上所描述的，TDC 50被适配为检测在时间上最靠近信号FREF 12的边沿的DCO 10边沿，并且作为响应生成差分信号B 62，该差分信号的值与这两个边沿之间的定时差成比例。
[0053]累加器612被适配为针对时钟的每个周期将DCO 10的值递增1，以便生成信号DC0_INC 64。加法器610将TDC 50和累加器612的输出值相加以生成施加到鉴相器604的信号ADD_0UT 66。增量求和调制器602(其接收频率控制字(FCW) 70)被适配成提供更精细的PLL频率分辨率信号FCW_F 72，从而避免使用许多个控制位，并且还减少了毛刺的生成。
[0054]鉴相器604被适配成检测加法器610所供应的信号值(即ADD_0UT 66)和增量求和调制器602所供应的信号值(即信号FCW_F)之间的差以生成相位误差信号P_Error 74。环路滤波器606是低通滤波器，其被适配成将来自信号P_Err0r中的噪声的高频分量滤除，并且向DCO 608供应经滤波的信号FIL_0UT 76。数控振荡器608所生成的振荡信号DCO 10的相位根据其从环路滤波器606接收的经滤波的信号而变化，以便将信号DCO 10的相位锁定到信号FREF 12的相位。虽然未示出，可以理解的是，根据本发明的各实施例，TDC可被用在任何其它受控环路电路系统中，诸如频率锁定环路、相位/频率锁定环路等。
[0055]图9是根据本发明的一个实施例的将第一和第二信号的跳变时间之间的差转换成数字电压的流程图700。为了实现这一目的，在第一信号的每个周期期间，检测第二信号的在时间上最接近于第一信号的跳变的跳变(702)。将第一和第二差分输出充电至第一供电电压(704)。之后，响应于第一时段期间第一信号的跳变，在第一差分输出和第二供电电压之间形成第一导电路径，从而使得第一差分输出变化(706)。响应于第二时段期间第二信号的检测到的边沿，在第二差分输出和第二供电电压之间形成第二导电路径，从而使得第二差分输出变化(708)。第一和第二时段不重叠。之后，与第二信号的检测到的跳变和第一信号的跳变在时间上的差成比例的电压被生成(710)并被数字化(712)。
[0056]以上本发明的实施例是解说性而非限定性的。例如，本发明的各实施例不受用来将两个信号的抵达时间之间的差转换成数字信号的边沿检测器、时间一电压转换器、模数转换器、缓冲器、或触发器的类型所限。本发明的各实施例不受这些器件布署于其中的设备的类型(无线还是其他方式)所限。虽然本发明的以上各实施例是结合使用差分信号的电路来描述的，但是可以理解，本发明的各实施例通用可等同应用于使用单端信号的电路。本发明的各实施例不受可被用于形成时间一数字转换器的技术的类型(CMOS、双极性、BICMOS还是其他方式)所限。鉴于本发明，其他增添、删减或修改是显而易见的并且旨在落入所附权利要求的范围内。
【主权项】
1.一种时间一数字转换器，包括: 响应于第一和第二信号的边沿检测器，所述第二信号在所述第一信号的每一个周期期间包括多个边沿，所述边沿检测器被适配成检测在所述第一信号的每一个周期期间所述第二信号的最接近于所述第一信号的边沿的边沿； 时间一电压转换器，所述时间一电压转换器被适配成生成与所述第二信号的检测到的边沿和所述第一信号的边沿之间在时间上的差成比例的电压，其中所述时间一数字转换器具有适配成响应于重置信号被充电至预定电压电平的第一和第二差分输出，其中响应于第一时段期间第一信号的边沿形成所述第一差分输出和第一供电电压之间的第一导电路径，并且响应于第二时段期间第二信号的检测到的边沿形成所述第二差分输出和所述第一供电电压之间的第二导电路径，所述第一和第二时段不重叠；以及 模数转换器，所述模数转换器适配成将所述第一和第二差分输出的电压的差数字化。2.如权利要求1所述的时间一数字转换器，其特征在于，所述时间一电压转换器进一步包括: 第一和第二晶体管，所述第一和第二晶体管适配成提供所述第一差分输出和所述第一供电电压之间的所述第一导电路径；以及 第三和第四晶体管，所述第三和第四晶体管适配成提供所述第二差分输出和所述第一供电电压之间的所述第二导电路径。3.如权利要求2所述的时间一数字转换器，其特征在于，所述时间一电压转换器进一步包括: 第五晶体管，所述第五晶体管适配成将所述第一差分输出充电至预定电压电平；以及 第六晶体管，所述第六晶体管适配成将所述第二差分输出充电至所述预定电压电平，其中所述预定电压电平是第二供电电压。4.如权利要求3所述的时间一数字转换器，其特征在于，所述第五和第六晶体管是NMOS晶体管，并且其中所述第二供电电压小于所述第一供电电压。5.如权利要求4所述的时间一数字转换器，其特征在于，进一步包括: 第一多个电容器，所述第一多个电容器中的每一个电容器被适配成响应于第一多个信号中的不同信号而被耦合在所述第一差分输出和所述第二供电电压之间；以及 第二多个电容器，所述第二多个电容器中的每一个电容器被适配成响应于第二多个信号中的不同信号而被耦合在所述第二差分输出和所述第二供电电压之间。6.如权利要求5所述的时间一数字转换器，其特征在于，所述模数转换器是逐次逼近寄存器(SAR)模数转换器，并且其中所述第一和第二多个电容器为所述模数转换器执行采样和保持操作。7.如权利要求6所述的时间一数字转换器，其特征在于，所述模数转换器进一步包括适配成生成所述第一和第二多个信号的控制逻辑。8.如权利要求7所述的时间一数字转换器，其特征在于，所述模数转换器进一步包括比较器，所述比较器适配成比较所述时间一电压转换器的所述第一和第二差分输出的电压，并将比较信号供应给所述控制逻辑。9.如权利要求8所述的时间一数字转换器，其特征在于，所述边沿检测器包括多个缓冲器和多个可变电容器，其中通过改变所述多个可变电容器的子集的电容来将跨所述多个缓冲器的子集中的每一个缓冲器的延迟调整为所述第二信号的周期的预定分数。10.如权利要求8所述的时间一数字转换器，其特征在于，所述边沿检测器进一步包括多个触发器，所述多个触发器具有由所述多个缓冲器的多个输出信号驱动的多个时钟输入端。11.一种用于将第一信号和第二信号的跳变时间之间的差转换成数字信号的方法，在所述第一信号的每一个周期期间，所述第二信号包括多个跳变，所述方法包括: 在所述第一信号的每个周期期间，检测所述第二信号的在时间上最接近于所述第一信号的跳变的跳变； 将第一和第二差分输出充电至第一供电电压； 响应于第一时段期间所述第一信号的跳变，在所述第一差分输出和第二供电电压之间形成第一导电路径； 响应于第二时段期间所述第二信号的检测到的边沿，在所述第二差分输出和所述第二供电电压之间形成第二导电路径，所述第一和第二时段不重叠； 生成与所述第二信号的检测到的跳变和所述第一信号的跳变在时间上的差成比例的电压；以及 将所述电压数字化。12.如权利要求11所述的方法，其特征在于，进一步包括: 经由第一和第二晶体管形成所述第一导电路径；以及 经由第三和第四晶体管形成所述第二导电路径。13.如权利要求12所述的方法，其特征在于，进一步包括: 经由第五晶体管将所述第一差分输出充电至所述第一供电电压；以及 经由第六晶体管将所述第二差分输出充电至所述第一供电电压。14.如权利要求13所述的方法，其特征在于，所述第五和第六晶体管是NMOS晶体管，并且其中所述第二供电电压大于所述第一供电电压。15.如权利要求14所述的方法，其特征在于，进一步包括: 形成第一多个电容器，所述第一多个电容器中的每一个电容器被适配成响应于第一多个信号中的不同信号而被耦合在所述第一差分输出和所述第二供电电压之间；以及 形成第二多个电容器，所述第二多个电容器中的每一个电容器被适配成响应于第二多个信号中的不同信号而被耦合在所述第二差分输出和所述第二供电电压之间。16.如权利要求15所述的方法，其特征在于，进一步包括: 使用逐次逼近寄存器(SAR)模数转换器对所述第一和第二差分输出的电压的差进行数字化；以及 使用所述第一和第二多个电容器来执行采样和保持操作。17.如权利要求16所述的方法，其特征在于，进一步包括: 使用设置在所述SAR模数转换器中的控制逻辑来生成所述第一和第二多个信号。18.如权利要求17所述的方法，其特征在于，进一步包括: 比较所述第一和第二差分输出的电压以生成比较信号；以及 将所述比较信号递送给所述控制逻辑。19.如权利要求18所述的方法，其特征在于，进一步包括: 形成串联的多个缓冲器； 将多个可变电容器设置在所述多个缓冲器的输出处； 将所述第一信号施加给所述多个缓冲器中的第一个缓冲器的输入；以及改变所述多个可变电容器的电容，使得跨所述多个缓冲器的子集中的每一个缓冲器的延迟被调整成所述第二信号的周期的预定分数。20.如权利要求19所述的方法，其特征在于，进一步包括: 通过使用具有由所述多个缓冲器的多个输出信号驱动的多个时钟输入端的多个触发器来检测所述第二信号的在时间上最接近所述第一信号的跳变的跳变。21.—种包括指令的非瞬态计算机可读存储介质，所述指令被配置成将第一信号和第二信号的跳变时间之间的差转换成时间，所述第二信号在所述第一信号的每个周期期间包括多个跳变，所述指令在由处理器执行时致使所述处理器: 在所述第一信号的每个周期期间，检测所述第二信号的在时间上最接近于所述第一信号的跳变的跳