体管形成所述第一导电路径；以及 经由第三和第四晶体管形成所述第二导电路径。53.如权利要求52所述的方法，其特征在于，进一步包括: 经由第五晶体管将所述第一差分输出重置成所述第一供电电压；以及 经由第六晶体管将所述第二差分输出重置成所述第一供电电压。54.如权利要求53所述的方法，其特征在于，所述第五和第六晶体管是NMOS晶体管，并且其中所述第二供电电压大于所述第一供电电压。55.如权利要求54所述的方法，其特征在于，进一步包括: 形成第一多个电容器，所述第一多个电容器中的每一个电容器被适配成响应于第一多个信号中的不同信号而被耦合在所述第一差分输出和所述第二供电电压之间；以及 形成第二多个电容器，所述第二多个电容器中的每一个电容器被适配成响应于第二多个信号中的不同信号而被耦合在所述第二差分输出和所述第二供电电压之间。56.如权利要求55所述的方法，其特征在于，进一步包括: 使用逐次逼近寄存器(SAR)模数转换器对所述第一和第二差分输出的电压的差进行数字化； 使用所述第一和第二多个电容器来执行采样和保持操作。57.如权利要求56所述的方法，其特征在于，进一步包括: 使用设置在所述SAR模数转换器中的控制逻辑来生成所述第一和第二多个信号。58.如权利要求57所述的方法，其特征在于，进一步包括: 比较所述第一和第二差分输出的电压以生成比较信号；以及 将所述比较信号递送给所述控制逻辑。59.如权利要求58所述的方法，其特征在于，进一步包括: 形成串联的多个缓冲器； 将多个可变电容器设置在所述多个缓冲器的输出处； 将所述参考时钟信号施加给所述多个缓冲器中的第一个缓冲器的输入；以及改变所述多个可变电容器的电容，使得跨所述多个缓冲器的子集中的每一个缓冲器的延迟是所述振荡信号的周期的预定分数。60.如权利要求59所述的方法，其特征在于，进一步包括: 通过使用具有由所述多个缓冲器的多个输出信号驱动的多个时钟输入端的多个触发器来检测所述振荡信号的在时间上最接近所述参考时钟信号的跳变的跳变。61.—种包括指令的非瞬态计算机可读存储介质，所述指令被配置成将振荡信号锁定到参考时钟信号，所述振荡信号在所述参考时钟信号的每个周期期间包括多个跳变，所述指令在由处理器执行时指示所述处理器: 检测控制信号和环路信号之间的差以生成误差信号； 滤除来自所述误差信号中的高频分量； 响应于经滤波的相位误差信号生成所述振荡信号； 在所述参考时钟信号的每个周期期间，检测所述振荡信号的在时间上最接近于所述参考时钟信号的跳变的跳变； 将第一和第二差分输出充电至第一供电电压； 响应于第一时段期间所述参考信号的跳变，在所述第一差分输出和第二供电电压之间形成第一导电路径； 响应于第二时段期间所述振荡信号的检测到的边沿，在所述第二差分输出和所述第二供电电压之间形成第二导电路径，所述第一和第二时段不重叠； 生成与所述振荡信号的检测到的跳变和所述参考时钟信号的跳变在时间上的差成比例的电压；以及 将所述第一和第二差分输出的电压的差数字化，经数字化的差定义所述环路信号。62.如权利要求61所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步致使所述处理器: 经由第一和第二晶体管形成所述第一导电路径；以及 经由第三和第四晶体管形成所述第二导电路径。63.如权利要求62所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步致使所述处理器: 经由第五晶体管将所述第一差分输出重置成所述第一供电电压；以及 经由第六晶体管将所述第二差分输出重置成所述第一供电电压。64.如权利要求63所述的非瞬态计算机可读存储介质，其特征在于，所述第五和第六晶体管是NMOS晶体管，并且其中所述第二供电电压大于所述第一供电电压。65.如权利要求64所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步致使所述处理器: 形成第一多个电容器，所述第一多个电容器中的每一个电容器被适配成响应于第一多个信号中的不同信号而被耦合在所述第一差分输出和所述第二供电电压之间；以及 形成第二多个电容器，所述第二多个电容器中的每一个电容器被适配成响应于第二多个信号中的不同信号而被耦合在所述第二差分输出和所述第二供电电压之间。66.如权利要求65所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步致使所述处理器: 使用逐次逼近寄存器(SAR)模数转换器对所述第一和第二差分输出的电压的差进行数字化； 使用所述第一和第二多个电容器来执行采样和保持操作。67.如权利要求66所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步致使所述处理器: 使用设置在所述SAR模数转换器中的控制逻辑来生成所述第一和第二多个信号。68.如权利要求67所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步致使所述处理器: 比较所述第一和第二差分输出的电压以生成比较信号；以及 将所述比较信号递送给所述控制逻辑。69.如权利要求68所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步致使所述处理器: 形成串联的多个缓冲器； 将多个可变电容器设置在所述多个缓冲器的输出处；以及将所述第一参考时钟信号施加给所述多个缓冲器中的第一个缓冲器的输入；以及改变所述多个可变电容器的电容，使得跨所述多个缓冲器的子集中的每一个缓冲器的延迟是所述振荡信号的周期的预定分数。70.如权利要求69所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步致使所述处理器: 通过使用具有由所述多个缓冲器的多个输出信号驱动的多个时钟输入端的多个触发器来检测所述振荡信号的在时间上最接近所述参考时钟信号的跳变的跳变。71.一种数字控制锁定环路，包括 用于检测控制信号和环路信号之间的差以生成误差信号的装置； 用于滤除来自所述误差信号中的噪声的高频分量的装置； 用于响应于经滤波的误差信号来生成所述振荡信号的装置； 用于在所述参考信号的每个周期期间，检测所述振荡信号的在时间上最接近于所述参考时钟信号的跳变的跳变的装置； 用于将第一和第二差分输出充电至第一供电电压的装置； 用于响应于第一时段期间所述参考时钟信号的跳变，在所述第一差分输出和第二供电电压之间形成第一导电路径的装置； 用于响应于第二时段期间所述振荡信号的检测到的边沿，在所述第二差分输出和所述第二供电电压之间形成第二导电路径的装置，所述第一和第二时段不重叠； 用于生成与所述振荡信号的检测到的跳变和所述参考时钟信号的跳变在时间上的差成比例的电压的装置；以及 用于将所述第一和第二差分输出的电压的差数字化的装置，经数字化的差定义所述环路?目号.72.如权利要求71所述的数字控制锁定环路，其特征在于，进一步包括: 用于经由第一和第二晶体管形成所述第一导电路径的装置；以及 用于经由第三和第四晶体管形成所述第二导电路径的装置。73.如权利要求71所述的数字控制锁定环路，其特征在于，进一步包括: 用于经由第五晶体管将所述第一差分输出重置成所述第一供电电压的装置；以及 用于经由第六晶体管将所述第二差分输出重置成所述第一供电电压的装置。74.如权利要求73所述的数字控制锁定环路，其特征在于，所述第五和第六晶体管是NMOS晶体管，并且其中所述第二供电电压大于所述第一供电电压。75.如权利要求74所述的数字控制锁定环路，其特征在于，进一步包括: 第一多个电容器，所述第一多个电容器中的每一个电容器被适配成响应于第一多个信号中的不同信号而被耦合在所述第一差分输出和所述第二供电电压之间；以及 第二多个电容器，所述第二多个电容器中的每一个电容器被适配成响应于第二多个信号中的不同信号而被耦合在所述第二差分输出和所述第二供电电压之间。76.如权利要求75所述的数字控制锁定环路，其特征在于，所述用于将所述第一和第二差分输出的电压的差数字化的装置是逐次逼近寄存器(SAR)模数转换器，其中所述时间一数字转换器进一步包括: 用于使用所述第一和第二多个电容器来执行采样和保持操作的装置。77.如权利要求76所述的数字控制锁定环路，其特征在于，所述用于生成第一和第二多个信号的装置是设置在所述SAR模拟数字转换器中的控制逻辑。78.如权利要求77所述的数字控制锁定环路，其特征在于，进一步包括: 用于比较所述第一和第二差分输出的电压以生成比较信号的装置；以及 用于将所述比较信号递送给所述控制逻辑的装置。79.如权利要求78所述的数字控制锁定环路，其特征在于，进一步包括: 串联的多个缓冲器； 多个可变电容器，每个可变电容器耦合到多个缓冲器中的不同的缓冲器的输出；以及 用于改变所述多个可变电容器的电容的装置，使得跨所述多个缓冲器的子集中的每一个缓冲器的延迟是所述振荡信号的周期的预定分数。80.如权利要求78所述的数字控制锁定环路，其特征在于，所述用于检测所述振荡信号的在时间上最接近所述参考时钟信号的跳变的跳变的装置包括具有由所述多个缓冲器的多个输出信号驱动的多个时钟输入端的多个触发器。81.如权利要求78所述的数字控制锁定环路，其特征在于，所述用于检测所述振荡信号的在时间上最接近所述参考时钟信号的跳变的跳变的装置包括具有由所述多个缓冲器的多个输出信号驱动的多个时钟输入端的多个触发器。
【专利摘要】时间-数字转换器将参考时钟信号和振荡信号的跳变时间之间的差转换成数字信号，该数字信号的值与这一跳变定时差成比例。时间-数字转换器包括边沿检测器、时间－电压转换器、以及模数转换器。边沿检测器被适配成检测参考时钟信号的每个周期期间振荡信号的最靠近参考时钟信号的边沿的边沿(跳变)。时间－电压转换器被适配成生成与振荡信号的检测到的边沿和参考时钟信号的边沿之间时间上的差成比例的模拟信号。模数转换器被适配成将模拟信号转换成数字信号，该数字信号的值与振荡信号的检测到的边沿和参考时钟信号的边沿的出现之间的差成比例。
【IPC分类】G04F10/00, H03L7/08
【公开号】CN105191141
【申请号】CN201480014340
【发明人】Y·唐, B·孙
【申请人】高通股份有限公司
【公开日】2015年12月23日
【申请日】2014年3月12日
【公告号】EP2972598A2, US8957712, US20140266353, WO2014150707A2, WO2014150707A3