入偏置电流的大小。
[0049] 如图5所示为本实用新型的偏置电流改变模块的实现形式之二。由图5可知， MN21、MN22、MN23和MN24组成共源共栅（casecode)的电流镜结构给放大器提供偏置电流 Id。因为M0S管的漏极电流与栅源电压Vgs成正比关系。因此可通过图5中M0S管丽22的 栅源电压Vgs的改变从而改变偏置电流Id的大小。在图5中共源共栅结构中的加入了开关 K2。共栅极M0S管丽22通过开关K2接到地。当开关K2接通时，丽22的栅源电压Vgs变大， 从而偏置电流Id变大。
[0050] 具体过程为：当比较器在比较完成后，比较器的输出信号控制开关K2接通，丽22 的栅源电压Vgs变大导致偏置电流Id增加，根据公式（1)可知放大器的放大倍数Av降低， 从而通过降低放大器的灵敏度。放大器的抗干扰能力提高。需要说明的是这里的开关K1 可以由M0S管实现。上述过程可以简单理解为通过改变提供偏置电流的M0S管的栅源电压 从而改变了偏置电流的大小。
[0051] 本实用新型一种高精度抗干扰比较器，包括放大器以及调整模块；该调整模块为 放大器的一部分或者为外设电路。
[0052]调整模块，用于调整放大器的灵敏度，使放大器工作状态灵敏度高于非工作状态 或使放大器不工作状态灵敏度低于工作状态。
[0053]调整模块为偏置电流改变模块；偏置电流改变模块，用于根据放大器的输出端信 号改变放大器的输入偏置电流，使放大器工作状态的输入偏置电流小于非工作状态的输入 偏置电流，进而使放大器工作状态的放大倍数大于非工作状态的放大倍数，即使放大器工 作状态的灵敏度大于非工作状态的灵敏度。
[0054] 本实用新型一种比较器的高精度抗干扰方法，包括：根据放大器的输出结果进行 判断：
[0055]当放大器由工作状态转为非工作状态时，增大放大器的输入偏置电流，使放大器 在非工作状态时的放大倍数降低，即降低放大器非工作状态下的灵敏度；
[0056]当放大器由非工作状态转为工作状态时，降低放大器的输入偏置电流，使放大器 在工作状态时的放大倍数提高，即提高放大器非工作状态下的灵敏度。
[0057] 如图6所示本实用新型的一种应用高精度抗干扰比较器的存储器结构的示意图， 其中所使用的存储器为RRAM;RRAM(ResistiveRandomAccessMemory)是指阻变随机存储 器。
[0058] 在存储器中进行数据的读取时需要用到比较器。通常为了能够读出数据，存储器 中读取数据的比较器需要很高的灵敏度，但是，由于存储器中的存储单元中信号的不确定 性以及噪声等的干扰，有时因为比较器的灵敏度太高可能会有误动作产生。这样会使读出 的数据错误，影响存储器的准确率，而读出数据的准确率是衡量存储器优劣的一个非常重 要的指标。
[0059]在本实用新型所提出的高精度抗干扰比较器在存储器中的应用主要为，在前述高 精度抗干扰比较器的基础上增加控制模块，控制模块通过控制偏置电流改变模块对比较器 不同工作状态的灵敏度进行调节，以满足存储器数据读取不同状态的需要（数据读取与不 读取）。同时在比较器的正相输入端接参考支路，用于生成参考电压；在比较器的反相输入 端接存储单元支路，用于生成输入电压，存储单元支路包括储单元。
[0060] 由图6可知，图中的比较器是本实用新型所提出的高精度抗干扰比较器。图中包 括存储单元支路和参考支路。存储单元支路包括RRAM存储单元，这里的存储单元是1T1R 结构（ITransistorIResistor)。RRAM存储单元依次接M0S管MM3和MN41，最后MN41的 漏极接比较器的反相输入端，同时MN41的漏极通过电阻R41接到电源。这里MM3的源级 接RRAM存储单元，MM3的漏极与MN41的源级相连。类似的，参考支路中参考电流依次接 M0S管MN44和MM2,最后MM2的漏极接比较器的正相输入端，同时MM2的漏极通过电阻 R42接到电源。这里MN44的源级接参考电流，MN44的漏极与MM2的源级相连。钳位M0S 管MN41和MM2的栅极接钳位信号，使能M0S管MM3和MN44分别接使能信号1和使能信 号2。
[0061]这里的高精度抗干扰比较器除了前面介绍模块之外，还增加了一个控制模块。控 制模块的作用是在降低比较器的灵敏度后，在比较器的进入下次正常工作状态之前，通过 控制偏置电流改变模块将比较器的灵敏度后提高到工作时的状态（即通过改变偏置电流 改变模块的开关状态，降低偏置电流），以便于比较器下一次正常工作。控制模块可以由常 规的逻辑单元组成在这里就不做详细介绍了。
[0062]上述具体工作过程为：在数据准备读出时，控制模块通过控制偏置电流改变模块 将比较器的灵敏度后提高到工作时的状态。然后通过钳位信号将钳位M0S管MN41和MM2 的源级接到一个相同的电平，接使能信号1和使能信号2控制M0S管MM3和MN44导通。M0S 管MN41源级的钳位电压在RRAM存储单元的可变电阻上产生电流，存储单元支路的电流在 电阻R41上转换为输入电压输入比较器的反相端，参考支路的电流即为参考电流，参考电 流在电阻R42上转换为参考电压输入比较器的正相端。通过比较器的比较就可以知道RRAM 存储单元中电阻的阻值状态。具体RRAM存储单元的情况就不在这里详细介绍了。在比较 器比较之后（即数据正常读取之后），偏置电流改变模块将比较器的灵敏度降低。此时，因 为灵敏度低就可以避免噪声等干扰影响读出的正确数据。在数据在完全被读出之后，控制 模块再通过控制偏置电流改变模块将比较器的灵敏度后提高，等待下一次数据的读出。
[0063]需要强调的是本实用新型的一种高精度抗干扰比较器也可用于其它类型的存储 器（例如DRAM、SRAM、Flash等类型的存储器，但不限于此所列出的存储器类型）。在具体使 用时需将上述结构中的1T1R存储单元替换为相应类型的存储单元，并根据存储单元的不 同类型需要对存储单元支路和参考支路做相应的调整，最终在比较器的正相输入端和比较 器的反相输入端输入相应的参考电压和输入电压即可，这里就不做详细的介绍和说明了。
【主权项】
1. 一种高精度抗干扰比较器，其特征在于，包括放大器以及调整模块； 放大器的输入端连接参考电压信号线和输入电压信号线，放大器的输出接调整模块； 调整模块，用于调整放大器的灵敏度，使放大器工作状态灵敏度高于非工作状态；或使 放大器不工作状态灵敏度低于工作状态。2. 根据权利要求1所述的一种高精度抗干扰比较器，其特征在于，调整模块为偏置电 流改变模块；偏置电流改变模块，用于根据放大器的输出端信号改变放大器的输入偏置电 流，使放大器工作状态的输入偏置电流小于非工作状态的输入偏置电流，进而使放大器工 作状态的放大倍数大于非工作状态的放大倍数，即使放大器工作状态的灵敏度大于非工作 状态的灵敏度。3. 根据权利要求2所述的一种高精度抗干扰比较器，其特征在于，偏置电流改变模块 为电流镜，电流镜的镜像电流为放大器提供偏置电流，电流镜提供偏置电流的支路为两路， 一路固定接入，另一路通过开关接入，所述开关的状态由放大器的输出控制。4. 根据权利要求2所述的一种高精度抗干扰比较器，其特征在于，偏置电流改变模块 为共源共栅电流镜，共源共栅电流镜的镜像电流为放大器提供偏置电流，提供偏置电流支 路中的共栅级MOS管的源级通过另一开关连接到地，所述另一开关的状态由放大器的输出 控制。5. 根据权利要求1所述的一种高精度抗干扰比较器，其特征在于，调整模块为放大器 的一部分或者为外设电路。6. 根据权利要求3或4任一所述的一种高精度抗干扰比较器，其特征在于，所述开关为 MOS 管。7. 应用高精度抗干扰比较器的存储器结构，其特征在于，包括权利要求2或3所述的一 种高精度抗干扰比较器；还包括控制模块，参考支路和存储单元支路；比较器的正相输入 端接参考支路，用于生成参考电压；比较器的反相输入端接存储单元支路，用于生成输入电 压；存储单元支路中包括存储单元。8. 根据权利要求7所述的应用高精度抗干扰比较器的存储器结构，其特征在于，存储 单元支路为：存储单元依次接MOS管MM3和MOS管MN41，MOS管MMl的漏极接比较器的 反相输入端，MMl的漏极通过电阻R41接到电源；MOS管MM3的源级接存储单元，MOS管 MN43的漏极与MOS管MMl的源级相连；参考支路为：参考电流依次接MOS管MN44和MOS 管MN42，M0S管MM2的漏极接比较器的正相输入端，同时MOS管MM2的漏极通过电阻R42 接到电源；MOS管MN44的源级接参考电流，MOS管MN44的漏极与MOS管MM2的源级相连； 钳位MOS管MMl和MM2的栅极接钳位信号，使能MOS管MM3和MN44分别接第一使能信 号和第二使能信号；所述控制模块，用于在降低比较器的灵敏度后，在比较器的进入下次正 常工作状态之前，通过控制偏置电流改变模块将比较器的灵敏度提高到工作时的状态。9. 根据权利要求8所述的应用高精度抗干扰比较器的存储器结构，其特征在于，存储 单元为RRAM存储单元。10. 根据权利要求9所述的应用高精度抗干扰比较器的存储器结构，其特征在于，RRAM 存储单元是ITlR结构。
【专利摘要】本实用新型公开一种高精度抗干扰比较器及应用该比较器的存储器结构，该比较器包括放大器以及调整模块；放大器的输入端连接参考电压信号线和输入电压信号线；调整模块，用于调整放大器的灵敏度，使放大器工作状态灵敏度高于非工作状态。本实用新型在比较器比较时灵敏度很高，能够实现高精度的比较；比较之后，通过改变放大器的放大倍数降低比较器的灵敏度，从而增加比较器的抗干扰能力；相对于迟滞比较器，比较器的阈值范围更集中，可以是一个确定的值；本实用新型比较器实现结构简单。
【IPC分类】H03K5/22
【公开号】CN204733142
【申请号】CN201520430358
【发明人】李晓骏
【申请人】西安华芯半导体有限公司
【公开日】2015年10月28日
【申请日】2015年6月19日