16d，亦即在图3最低的两个，为平行设置，并且位于图3的最低的第四单端至差动放大器11的信号下游端；(6) 一开关矩阵包括第一组二个开关电路12a、第二组二个开关电路12b、第三组二个开关电路12c及第四组二个开关电路12d，其中第一组二个开关电路12a平行设置在该第一组二个差动至差动放大器16a的信号下游端，也就是位于图3最顶端的二个开关电路12a，第二组二个开关电路12b平行设置在该第二组二个差动至差动放大器16b的信号下游端，也就是位于图3次高的二个开关电路12b，第三组二个开关电路12c平行设置在该第三组二个差动至差动放大器16c的信号下游端，也就是位于图3次低的二个开关电路12c，第四组二个开关电路12d平行设置在该第四组二个差动至差动放大器16d的信号下游端，也就是位于图3最低的二个开关电路12d ; (7) 二个差动至单端放大器13平行设置在该开关矩阵的信号下游端，该二个差动至单端放大器13的中顶端的第一差动至单端放大器位于每一组开关电路12a-12d中顶端的开关电路的信号下游端，该二个差动至单端放大器13的中底端的第二差动至单端放大器13位于每一组开关电路12a-12d中底端的开关电路的信号下游端。
[0033]本发明集成电路芯片的实体架构
[0034]如图1至图3所示，该集成电路芯片10可包括一半导体基板，在半导体基板上形成/具有复数个主动组件、复数被动组件及复数导电线路，其中半导体基板例如一硅基板，主动组件例如是晶体管(transistors)，被动组件例如电阻、电容及/或电感，导电线路例如镶嵌电镀铜(damascene electroplated cupper)制程所形成的导电线路或/及派镀销制程所形成的导电线路。
[0035]如图1至图3所示，在第一种应用及第二种应用中的放大器11、13及16a_16d、开关电路12a-12d、电压-频调检测器14及译码器15皆由这些主动组件、被动组件及导电线路所组成并形成半导体基板上，并且在每一单端至差动放大器11与分别所对应的差动至差动放大器16a_16d的间的连接线、每一差动至差动放大器16a_16d与分别所对应的开关电路12a-12d的间的连接线、每一差动至单端放大器13与分别所对应的开关电路12a_12d的间的的连接线、译码器15与开关电路12a-12d的间的连接线、译码器15与电压-频调检测器14的间的连接线可由该些导电线路所形成。
[0036]本发明的集成电路芯片的封装结构
[0037]图4公开本发明集成电路芯片一封装结构的剖面示意图，如图4所示，一电子封装结构40可包括(I) 一导线架(lead frame)41 ； (2) 一集成电路芯片42位于导线架41上；
(3)复数镑线43以打线方式分别电连接集成电路芯片42的金属接垫44，并跨越集成电路芯片42的边界与导线架41的金属接垫(或引脚)45相连；(4) 一封装模(mold)46形成在导线架41上包覆集成电路芯片42及镑线43。
[0038]如图1至图4所示，集成电路芯片42可为上述实施例所述的集成电路芯片10。集成电路芯片42的一些金属接垫44可分别连接至单端至差动放大器的输入，集成电路芯片42的另一些金属接垫44可分别连接至差动至单端放大器的输出；并且，其它的这些金属接垫 44 还可分别具有上述引脚 IN1-1N4、VHM, ABSEL, VIN、VT1-VT4、LD0_0、VDD5V、AVDDRX,0utl-0ut4及GND的电气功能。
[0039]本发明第一种应用集成电路芯片的第一种配置
[0040]图5公开本发明第一种应用所述的集成电路芯片10的第一种配置的结构方块图，其中在图1、图2与图5中相同标号的组件具有相同的功能，并可参阅在图1及图2中有关该组件的相关叙述。
[0041]如图5所示的第一种配置，一信号接收器50可用以处理来自于信号接收器50的接收范围内一卫星所传送的信号，其中该信号可为垂直极化及水平极化信号或右旋极化及左旋极化信号，该信号可由位于一碟型反射器(reflector dish)的焦点处的一号角形馈电器天线(antenna feed horn)所收集，其中此信号接收器50例如是一低噪声降频器(low-noise block, LNB)。信号接收器50可包括(I)该集成电路芯片10 ; (2)四个放大器51分别平行设置在该集成电路芯片10的四个相对应的放大器11的信号上游端；(3)四个混波器(mixer) 52平行设置在四个放大器51的信号上游端；(4) 二个本机振荡器(localoscillators，LO) 53分别耦接至四个混波器52中的二个，其中位于图5上方的本机振荡器53中的第一本机振荡器耦接至位于图5上方的混波器52中的第一个混波器及第二个混波器，而位于图5下方的本机振荡器53中的第二本机振荡器则耦接至位于图5下方的混波器52中的第三个混波器及第四个混波器；(5)四个带通滤波器(band-pass filter, BPF)54平行设置在四个相对应的混波器52的信号上游端，其中此四个带通滤波器54的中的第一带通滤波器、第二带通滤波器、第三带通滤波器及第四带通滤波器(由高至低)的输出分别耦接至相对应的混波器23的该第一混波器、该第二混波器、该第三混波器及该第四混波器的输入；(6) 二个分波器(splitter) 55平行设置在带通滤波器54的信号上游端，其中位于图5上方的分波器55中的第一分波器具有二输出分别耦接至带通滤波器54其中的该第一带通滤波器及该第二带通滤波器的输入，而位于图5下方的分波器55中的第一分波器具有二输出分别耦接至带通滤波器54其中的该第三带通滤波器及该第四带通滤波器的输入，其中每一分波器55例如一功分器(power divider) ； (7) 二组三级放大器(three-stageamplifiers) 56平行设置在相对应的分波器55的信号上游端，其中每一组三级放大器56包括三个串联排列的放大器。另外此二组三级放大器56可被二组二级放大器所取代，此二组二级放大器同样平行设置在相对应的分波器55的信号上游端，或此二组三级放大器56可被二单级放大器所取代，此二单级放大器同样平行设置在相对应的分波器55的信号上游端。
[0042]如图5所示，每一放大器51可以是一功率放大器，此功率放大器例如可将其输入进行功率放大作为其输出。
[0043]如图5所示，混波器52中的该第一混波器及该第二混波器用以将其输入的操作频段从一第一频段(Fl)转换至一第二频段(F2)作为其输出，其中该第一频段(Fl)例如介于
3.0GHz至22.0GHz的间，且较佳范围介于10.7GHz至12.75GHz的间，而第二频段(F2)例如介于10.0Hz至4.0GHz的间，且较佳范围介于950MHz至2150MHz的间，且第二频段(F2)的频率上限低于第一频段(Fl)的频率下限，而该第一混波器及该第二混波器根据本机振荡器53中的该第一本机振荡器的输出频率进行转换，其中转换方式由第一频段(Fl)减去该第一本机振荡器的输出频率而得到该第二频段(F2)，该第一机振荡器的输出频率例如介于3.0GHz至20.0GHz的间，且较佳范围介于8.0GHz至12.0GHz的间(例如是9.75GHz)。
[0044]混波器52中的该第三混波器及该第四混波器用以将其输入的操作频段从一第一频段(Fl)转换至一第三频段(F3)作为其输出，其中该第三频段(F3)例如介于10.0Hz至
4.0GHz的间，且较佳范围介于950MHz至2150MHz的间，而该第三混波器及该第四混波器根据本机振荡器53中的该第二本机振荡器的输出频率进行转换，其中转换方式由第一频段(Fl)减去该第二本机振荡器的输出频率而得到该第三频段(F3)，第二本机振荡器的输出频率例如介于3.0GHz至20.0GHz的间，且较佳范围介于8.0GHz至12.0GHz的间(例如是9.75GHz)，其中第三频段(F3)的频率上限低于第一频段(Fl)的频率下限，第三频段(F3)的频率下限低于第二频段(F2)的频率下限，第三频段(F3)的频率上限低于第二频段(F2)的频率上限。该四个混波器52的输出可分别耦接至该四个放大器51的输入。
[0045]如图5所示，每一带通滤波器54可让在一特定频率范围内的输入信号通过，并且将超过特定频率范围外的输入信号予以衰减，以作为每一带通滤波器54的输出。带通滤波器54中的该第一、第二、第三及第四带通滤波器的输出分别耦接至混波器54中的该第一、第三、第二及第四混波器的输入。
[0046]如图5所不，每一分波器55可将所输入的信号分成二个实质相同功率的输出信号，其中分波器55中的该第一分波器的二输出分别耦接至带通滤波器54中的该第一带通滤波器及该第二带通滤波器的输入，而分波器55中的该第二分波器的二输出分别耦接至带通滤波器54中的该第三带通滤波器及该第四带通滤波器的输入。
[0047]如图5所不，在每一组三级放大器56中的每一放大器例如为一低噪声放大器(lownoise amplifier, LNA)，可将各自所输入的信号放大而输出，于是每一组三级放大器56可将各自所输入的信号逐级放大而产生低噪声的输出。从该号角形馈电器天线所收集的垂直极化信号可传送至二组三级放大器56其中之一组的输入，例如是传送至位于图中上方的该组三级放大器，而该号角形馈电器天线所收集的水平极化信号可传送至二组三级放大器56其中的另一组的输入，例如是传送至位于图中下方的该组三级放大器。或是，从该号角形馈电器天线所收集的右旋极化信号可传送至二组三级放大器56其中之一组的输入，例如是传送至图中上方的该组三级放大器，而该号角形馈电器天线所收集的左旋极化信号可传送至二组三级放大器56其中的另一组的输入，例如是传送至图中下方的该组三级放大器。
[0048]如图5所示，信号接收器50可从集成电路芯片10的四个相对应的放大器13产生四个输出信号分别经由四条电缆传输至室内统中四组相对应的机上盒(set top box) ο
[0049]如图5所示，集成电路芯片10可封装在如上述图4所示的电子封装结构40内，并且经由金属引脚45安装在一主机电路板(图中未示)上，而每一放大器51、每一混波器52、每一本机振荡器53、每一带通滤波器54、每一分波器55及每一组三级放大器56例如可分别设置在其它独立的集