专利名称：用于制造氮化铝晶体的方法、氮化铝晶体、氮化铝晶体衬底和半导体器件的制作方法
技术领域：
本发明涉及制造氮化铝(A1N)晶体的方法，以及涉及A1N晶体和 A1N晶体衬底及半导体器件，尤其是涉及制造A1N晶体的方法，以及 涉及A1N晶体、A1N晶体衬底和使用该AIN晶体衬底制造的半导体器 件，其能够得到具有有利特性的半导体器件。
背景技术：
由于晶体具有6.2eV的能带隙、大约3.3WK"cm'1的热导率和高的 电阻，所以已注意到把A1N晶体衬底用作光电子和其它半导体器件的 衬底。
A1N晶体衬底可以由通过升华、氢化物气相外延(HVPE)或其它沉 积技术生长在籽晶衬底例如硅(Si)或碳化硅(SiC)晶体衬底的表面上的 A1N晶体制造。
非专利参考文献1: B. Raghothamachar, M. Dudley, J.C. Rojo， K. Morgan禾卩L.J. Schowalter， "X-ray Characterization of Bulk AIN Single Crystals Grown by the Sublimation Technique", Journal of Crystal Growth, Vol. 250, March 2003, p.244.
非专利参考文献2: X. Hu等人，"AlGaN/GaN Heterostructrue Field-Effect Transistors on Single-Crystal Bulk AIN"， Applied Physics Letters, Vol. 82， No.8, 2003， pp. 1299-1301.
为了降低半导体器件制造成本，在具有尽可能大的表面的AIN晶 体衬底上气相沉积氮化物半导体单晶层以由单一 AIN晶体衬底得到尽
可能多的半导体器件是有效的。
然而，使用这种A1N晶体衬底制造的半导体器件的特性，有时会 受到不利的影响，因此就希望开发用于得到具有令人满意的特性的半
导体器件的A1N晶体衬底。
发明内容
本发明要解决的问题
其中，本发明的目的在于提供A1N晶体制造方法，以及A1N晶体、 A1N晶体衬底和使用该A1N晶体衬底制造的半导体器件，其使得能够 得到具有有利器件特性的半导体器件。
解决问题的手段
本发明的一个方面是A1N晶体制造方法，该方法包括在SiC籽 晶衬底的表面上生长A1N晶体的步骤；和取出从SiC籽晶衬底表面到 A1N晶体中的位于2mm至60mm范围内的A1N晶体的至少一部分的步 骤。
本发明的另一方面是A1N晶体制造方法，该方法包括在SiC籽 晶衬底的表面上生长A1N晶体的步骤；取出从SiC籽晶衬底表面到A1N 晶体中的位于2mm至60mm的范围内的A1N晶体的至少一部分的步 骤；和在取出来的A1N晶体的表面上生长A1N晶体的步骤。
这里，在本发明的A1N晶体制造方法中，SiC籽晶衬底的厚度优 选为150/mi至400/mi。
此外，在本发明的A1N晶体制造方法中，在SiC籽晶衬底的表面 上的A1N晶体生长期间，SiC籽晶衬底的温度优选为1650'C或更高。
此外，在本发明的A1N晶体制造方法中，在SiC籽晶衬底的表面
上的氮化铝晶体生长可以通过升华进行。
本发明的再一方面是具有面积为10 CI^或更大的表面的A1N晶
体，其位错密度为lX10M立错/ci^至lX10M立错/cm2。
这里，在本发明的A1N晶体中，位错密度优选为2Xl(^位错/cm2 至5Xl()5位错/cm2。
在又一方面中，本发明的A1N晶体包括选自由螺旋位错、刃型位 错和混合位错组成的组中的至少一种位错类型，螺旋位错的位错密度 与前述位错密度的比率优选为0.2或更小。
此外，在本发明的A1N晶体中，螺旋位错的位错密度优选为IX 104位错/(^2或更小。
本发明的再一方面是A1N晶体，其是生长在SiC籽晶衬底的表面 上且从SiC晶体衬底表面到A1N晶体的2 mm至60 mm范围内的至少 一部分中取出来的A1N晶体。
本发明的另一方面是A1N晶体，其是通过在SiC籽晶衬底的表面 上生长A1N晶体，从SiC晶体衬底表面到A1N晶体中的2 mm至60 mm 范围内取出至少一部分，并在取出来的A1N晶体的表面上生长A1N晶 体而得到的。
这里，本发明的A1N晶体优选是使用厚度为150/xm至400/mi的 SiC籽晶衬底制造的。
此外，本发明的A1N晶体优选是在当A1N晶体在SiC籽晶衬底的 表面上生长时SiC籽晶衬底的温度为165(TC或更高的条件下制造的。
另外，本发明的A1N晶体是优选通过升华在SiC籽晶衬底表面上
制造的。
本发明的另一方面是由上述A1N晶体的任何一种构成的A1N晶体 衬底。
本发明的又一方面是使用前述A1N晶体衬底制造的半导体器件。 发明效果
本发明提供了制造A1N晶体的方法，及A1N晶体、A1N晶体衬底
和使用该A1N晶体衬底制造的半导体器件，其能够得到具有有利特性 的半导体器件。
图1是图示说明本发明的A1N晶体制造方法的一个实施例中的一 部分制造工艺的截面示意图。
图2是图示说明本发明的A1N晶体制造方法的一个实施例中的另 一部分制造工艺的截面示意图。
图3是实施本发明的实施例中使用的A1N晶体生长装置的截面示 意图。
图4是图示说明实施本发明的实施例中由A1N晶体得到A1N晶体 衬底的方法的一个实施例的截面示意图。
图5是图示说明实施本发明的实施例中在A1N晶体衬底的表面上 生长A1N晶体的方法的一个实施例的截面示意图。
图6是图示说明实施本发明的实施例中由A1N晶体得到A1N晶体 衬底的方法的另一实施例的截面示意图。
图7是表示本发明的实施方案中制造的场效应晶体管的结构的截 面示意图。
附图标记的说明
1:坩埚
2:A1N源
3:SiC籽晶衬底
4:籽晶衬底保护器
5:反应室
6:高频加热线圈
7:加热元件
8、8b、 10: A1N晶体
8a:范围
9、11、 22:AIN晶体衬底
12:A1N薄膜
13:GaN薄膜
14:AlGaN薄膜
15、17: Ti薄膜
16:Al薄膜
18:Au薄膜
19:源电极
20:漏电极
21:栅电极
具体实施例方式
下面，将描述实施本发明的方式。应该理解，在本发明的附图中， 相同的附图标记表示相同或相应的部分。
为了提高半导体器件特性，常规的观点是，构成A1N晶体衬底的 A1N晶体中的位错密度越小越好;然而，本发明人发现如果构成A1N 晶体衬底的A1N晶体中的位错密度太小，则半导体器件特性退化。本 发明人还发现，在由具有表面积为10 cn^或更大的正面的大块 (bulk)AlN晶体构成的A1N晶体衬底中，通过构成A1N晶体衬底的A1N 晶体中的位错密度为1乂103位错/01112至1X106位错/cm2，半导体器件
的特性证明是理想的，其中它们完成了本发明。
更具体地，在由具有表面积为10ci^或更大的正面且位错密度小 于1乂103位错/01112的A1N晶体构成的A1N晶体衬底上，通过包括半导
体薄膜的连续沉积的工艺制造半导体器件的情况下，半导体器件特性
退化。同样地，在由具有表面积为IO cr^或更大的正面且位错密度大 于1Xl()S位错/ci^的A1N晶体构成的A1N晶体衬底上，通过包括半导 体薄膜的连续沉积的工艺制造半导体器件的情况中，半导体器件特性 退化。
而本发明人还发现，在由具有表面积为10ct^或更大的正面且位 错密度为2 X 104位错/cm2至5 X 105位错/cm2的A1N晶体构成的A1N晶 体衬底上，通过包括半导体薄膜的连续沉积的工艺制造的半导体器件 的情况下，半导体器件特性证明非常令人满意。
在构成A1N晶体衬底的A1N晶体中的位错密度小于1X1(^位错 /cr^而太低的实施中，半导体器件特性退化，其原因不清楚，但假设 为如下。即，由于A1N晶体衬底中的位错充当A1N晶体衬底内的杂质 和A1N晶体衬底中偏离化学计量比产生的沉淀物的吸收器(getter)，所 以如果构成A1N晶体衬底的A1N晶体中的位错密度太低，那么作为吸 收器的位错的功能将不会很明显。推测起来，结果，杂质和沉淀物遗 留在构成A1N晶体衬底的A1N晶体的有很少位错的区域中，降低了位 错很少的区域的结晶质量，继而降低了位错很少的区域上方生长的半 导体薄膜的结晶质量。认为在构成A1N晶体衬底的A1N晶体中的位错 密度小于1乂103位错/0112而太低的实施中，半导体器件特性因此受到 了不利的影响。
此外，在构成A1N晶体衬底的A1N晶体中，可以包括从螺旋位错、
刃型位错以及其中螺旋和刃型位错混合的混合位错组成的组中选择的 至少一种位错类型。在这里，螺旋位错的位错密度与A1N晶体中全部 位错密度(即，刚提到的A1N晶体位错的密度)的比率优选为0.2或更小。 在由其中螺旋位错的位错密度与全部位错的密度的比率为0.2或更小 的A1N晶体构成的A1N晶体衬底上，通过包括半导体薄膜的连续沉积 的工艺制造半导体器件的实施中，半导体器件特性趋向于非常令人满 思。
另外，本发明人发现，在由其中螺旋位错的位错密度为ixioM立
错/cn^或更小的A1N晶体构成的A1N晶体衬底的正面上，通过包括半 导体薄膜的连续沉积的工艺制造半导体器件的实施中，半导体器件特 性趋向于更令人满意，并且，在构成A1N晶体衬底的A1N晶体中不存 在螺旋位错的实施中，也具有类似的趋势。
这里，在本发明中，A1N晶体中的位错密度通过这样的方法确定， 其中在25(TC的温度下，使用熔融的KOH-NaOH混合物(KOH质量 NaOH质量=1:1)蚀刻A1N晶体表面30分钟，并测量形成在该表面上的 腐蚀坑的密度。
此外，在本发明中，由通过以上方法在A1N晶体衬底表面上形成 的腐蚀坑的尺寸，判定A1N晶体中的位错对应于刃型、螺旋和刃型/螺 旋混合位错中的哪一种。在对应于螺旋位错的腐蚀坑中，该凹坑的最 大直径范围是10pm至15/mi，而在对应于刃型位错的腐蚀坑中，该凹 坑的最大直径范围是1/mi至5/mi。在这里，本发明中的"最大直径范 围"指的是连接存在于腐蚀坑边缘上的两点的线段中的最长线段的长 度。
就通过例如升华在籽晶衬底如Si晶体衬底或SiC晶体衬底上生长 A1N晶体并且A1N晶体通过A1N晶体生长而延长的过程中的本发明的 A1N晶体而言，其中A1N晶体中的位错的主要部分大概在除了沿c轴 之外的方向上传播，A1N晶体中的位错密度在离籽晶衬底更远的距离 处减小，并且该事实被用于A1N晶体的制造中。例如，如图1中的截
面示意图所示，首先，准备具有面积为10 cn^或更大的表面的SiC籽 晶衬底3作为籽晶衬底，并通过升华在SiC籽晶衬底3的表面上生长 A1N晶体8。
接着，如图2中的截面示意图所示，取出A1N晶体8中位于离SiC 籽晶衬底3的表面2mm至60 mm(优选3mm至20 mm)的范围8a(图 2中的阴影区域)中的AIN晶体8的至少一片A1N晶体8b(即，图2中 的通过延短虚线切割A1N晶体8而得到的那一片)。
使得以这种方法制造的A1N晶体8b成为这样的A1N晶体，即其 具有面积为10cir^或更大的表面，且A1N晶体中的位错密度为1X103 位错/cn^以上且1乂106位错/01112以下，优选A1N晶体中的位错密度为 2 X 104位错/cm2以上且5 X 105位错/cm2以下。
作为选择，利用由以上方法制造的A1N晶体8b构成的A1N晶体 衬底作为籽晶衬底，通过升华在用作籽晶衬底的A1N晶体衬底的表面 上生长A1N晶体，然后取出至少一片生长的A1N晶体，同样以这种方 法能够制造具有面积为10cn^或更大的表面的A1N晶体，且该A1N晶 体中的位错密度为1乂103位错/0112以上且lXl()S位错/cn^以下，优选 该A1N晶体中的位错密度为2X 1(^位错/cm2以上且5X 10"立错/cm2以 下。
此外，前文中用作籽晶衬底的SiC籽晶衬底3优选具有150pm或 更大至400/mi或更小的厚度，更优选具有150/mi或更大至350/xm或更 小的厚度，最优选150/mi或更大至300Aim或更小的厚度。使SiC籽晶 衬底3的厚度达到以上的厚度有助于制造具有上述位错密度的A1N晶 体。
此外，在前文中，在氮化铝晶体8在SiC籽晶衬底3的表面上生 长期间，.SiC籽晶衬底3的温度优选为165(TC或更高。设想利用这样
的事实减少螺旋位错，即采用晶格常数与A1N晶体8相差大约1%的
SiC籽晶衬底3引起在离SiC籽晶衬底3几/mi处产生晶格弛豫，导致 大部分螺旋位错成环和消失。另外，在该条件下生长AIN晶体8，使 得AIN晶体8在它的生长早期阶段受到台阶流动(step-flow)生长以便不 产生由孔和晶粒的复合引起的拉伸应力，会导致位错密度降低。而且， 氮化铝晶体8在SiC籽晶衬底3的表面上生长期间SiC籽晶衬底3的 温度为1650'C或更高的情况下，会显著出现这种位错行为。
实施方案
AIN晶体衬底制造
AIN晶体是以下列方法通过升华生长在直径为2英寸和厚度为 250/mi的SiC籽晶衬底的表面上。
在该实施方案中使用的AIN晶体生长装置的截面示意图示于图3 中。首先，在石墨坩埚1的下部容纳A1N源2例如A1N粉末，并在坩 埚1的上部布置其表面已被处理得平坦的SiC籽晶衬底3。在这里，为 了防止SiC从SiC籽晶衬底3的背面升华，布置由石墨制成的籽晶衬 底保护器4以紧密地附着到该背面上。
接着，在将氮气提供到反应室5中的同时，用高频加热线圈6对 加热元件7进行加热以升高坩埚1中的温度。在这里，在布置SiC籽 晶衬底3的坩埚1的部分的温度保持在2000'C ，且容纳AIN源2的坩 埚1的部分的温度保持在2200'C的条件下，AIN从AIN源2升华，在 布置于坩埚1的上部的SiC籽晶衬底3的表面上生长厚度为大约 的A1N晶体薄膜，然后使容纳A1N源2处的温度升髙到2400'C，并使 AIN晶体8生长100小时。
生长之后，使AIN晶体8冷却至室温(25'C)，并从装置中移除。 然后在直径为2英寸的SiC籽晶衬底3上生长10mm厚的AIN晶体8。
随后，如图4中的截面示意图所示，从SiC籽晶衬底3的表面以
2mm或更大的间隔开始对用以上方法得到的A1N晶体8进行切片，制 造出10片直径为2英寸的以(0002)面为表面的A1N晶体衬底9。接着， 镜面抛光这10片A1N晶体衬底9的Al表面。
此外，如图5中的截面示意图所示，通过升华在以上述方法得到 的A1N晶体衬底9的表面上生长A1N晶体10，其中使用图1中所示的 生长装置。
在这里，在布置A1N晶体衬底9处的温度保持在2000°C的条件下， 容纳A1N源2处的温度以恒量梯度从室温升至2400'C，并使A1N从 A1N源2升华，以使A1N晶体IO生长IOO小时。
生长之后，使所生长的A1N晶体10冷却至室温(25")，并从生长 装置中移除。结果，产生了直径稍小于2英寸的A1N晶体10。随后， 如图6中的截面示意图所示，对A1N晶体10进行切片以取出A1N晶体 衬底11。
位错密度测量
用熔融的KOH-NaOH混合物(KOH质量NaOH质量-l:l)蚀刻从 上述A1N晶体8中取出来的10片A1N晶体衬底9和从上述A1N晶体 10中取出来的任一片A1N晶体衬底11的表面30分钟，以形成对应于 位错的腐蚀坑。计算腐蚀坑的密度以得到每个A1N晶体衬底中的位错 密度和分布。结果，位错未集中在A1N晶体衬底表面内部，而是均匀 地存在于全部表面上。
在这里，A1N晶体衬底9中的位错密度具有随着离SiC籽晶衬底3 的距离越远而降低的趋势。
此外，从A1N晶体10中取出来的A1N晶体衬底11中的位错具有
与用作籽晶衬底的A1N晶体衬底9几乎相同的密度和分布。为此，可 以以足够的重复能力生产具有所需位错密度和分布的A1N晶体衬底 11。
半导体器件制造
将半导体薄膜和金属薄膜连续沉积到10片由A1N晶体8或A1N 晶体IO切片得到的并且位错密度彼此不同的A1N晶体衬底22的每一 片的Al表面上，以制造具有图7的截面示意图中所示的结构的场效应 晶体管。
具体地，首先，外延生长0.5/mi厚的A1N薄膜12、 lOOrnn厚的 GaN薄膜13和30nm厚的AlGaN薄膜14，以通过金属有机化学气相 沉积(MOCVD)将其连续沉积在A1N晶体衬底22的Al表面上。在沉积 这些薄膜的过程中，A1N薄膜12和GaN薄膜13均未被掺杂。
接着，将Ti薄膜15、 Al薄膜16、 Ti薄膜17和Au薄膜18连续 沉积到AlGaN薄膜14的表面上，以独立地形成源电极19和漏电极20。
随后，将由Au薄膜构成的栅电极21形成在AlGaN薄膜14的表 面上的源电极19和漏电极20之间。在形成栅电极21的过程中，栅极 长度是2Mm，栅电极21和源电极19之间以及栅电极21和漏电极20 之间的间隔分别是10/mi。
并且，将形成栅电极21之后的晶片分成芯片，并且制造具有图7 所示的结构的场效应晶体管。
半导体器件评价
作为测量在栅电极21和漏电极20之间以上述方法制造的场效应 晶体管的击穿电压的结果，使用由具有lX10M立错/cr^或更大至IX 106位错/01112或更小的位错密度的A1N晶体构成的A1N晶体衬底制造的
那些场效应晶体管的击穿龟压高，且特别是在使用由具有2X10"立错 /cn^或更大至1Xl()S位错/cn^或更小的位错密度的A1N晶体构成的 A1N晶体衬底制造的那些场效应晶体管中，其击穿电压稳定在较高的 1200至1250V。
然而，在栅电极21和漏电极20之间使用由具有1Xl(^位错/cm2 的位错密度的A1N晶体构成的A1N晶体衬底制造的那些场效应晶体管， 和使用由具有5X 106位错/ 112的位错密度的A1N晶体构成的A1N晶体 衬底制造的那些场效应晶体管，其击穿电压，大约是使用由位错密度 为2 X 10"位错/cm2以上且1 X 105位错/cm2以下的A1N晶体构成的A1N 晶体衬底制造的场效应晶体管的击穿电压的低至一半(500至600V)。
此外，即使使用由位错密度为2Xl(^位错/cr^以上且1X105位 错/cm2以下的A1N晶体构成的A1N晶体衬底，在A1N晶体中包括从螺 旋、刃型和混合位错组成的组中选择的至少一种类型的位错，并且螺 旋位错的位错密度与A1N晶体中所有位错密度的密度的比率大于0.2 的情况下，也会使栅电极21和漏电极20之间的场效应晶体管的击穿 电压达到1050至IIOOV，表明与螺旋位错的位错密度的上述比率为0.2 或更小的状态下的击穿电压(1200到1250V)相比，该击穿电压较低。
此外，如果使用由具有2X 104位错/cm2或更大至1 X 105位错/cm2 或更小的位错密度，并包括从螺旋、刃型和混合位错组成的组中选择 的至少一种类型位错的A1N晶体构成的A1N晶体衬底，在螺旋位错的 位错密度与A1N晶体中所有位错的密度的比率为0.2或更小，另外螺 旋位错的位错密度是lX10M立错/ci^或更小的条件下，上述场效应晶 体管击穿电压会进一步升高，并稳定在约1300V。因此，A1N晶体衬底 中螺旋位错的位错密度优选是1 X 104位错/cm2或更小。
在这里，虽然在该实施方案中，基于栅电极和漏电极之间的场效 应晶体管击穿电压进行半导体器件评价，但是相信，对于其特性受半
导体薄膜的结晶度影响的其它半导体器件，能够得到类似于上述实施 例的评价结果。
目前公开的实施方案和实施例在所有方面都应认为是示例性的而 非限制性的。本发明的范围不是由前面的说明书而是由专利权利要求 书的范围阐明，且应当包括等价于专利权利要求书的范围和该范围内 的全部变更的含义。
工业实用性
利用本发明的A1N晶体衬底，例如，能够制造以下的半导体器件 发光器件(例如发光和激光二极管)；电子器件(例如整流器、双极晶体
管、场效应晶体管和HEMT);半导体传感器(例如温度、压力和辐射传 感器，和可见光-紫外光探测器)；声表面波(SAW)器件；加速传感器； 微电机系统(MEMS)部件；压电振子；谐振器；和压电驱动器。
权利要求
1.一种氮化铝晶体的制造方法，包括在SiC籽晶衬底的表面上生长氮化铝晶体的步骤；和取出从SiC籽晶衬底表面到氮化铝晶体中的位于2mm至60mm范围内的氮化铝晶体的至少一部分的步骤。
2. —种氮化铝晶体制造方法，包括在SiC籽晶衬底的表面上生长氮化铝晶体的步骤； 取出从SiC籽晶衬底表面到氮化铝晶体中的位于2 mm至60 mm 范围内的氮化铝晶体的至少一部分的步骤；和在取出来的氮化铝晶体的表面上生长氮化铝晶体的步骤。
3. 如权利要求1或2所述的氮化铝晶体制造方法，其特征在于所 述SiC籽晶衬底的厚度为150/mi以上且400]tim以下。
4. 如权利要求1或2所述的氮化铝晶体制造方法，其特征在于当 该氮化铝晶体在SiC籽晶衬底表面上生长时，SiC籽晶衬底的温度是 165(TC或更高。
5. 如权利要求1或2所述的氮化铝晶体制造方法，其特征在于在 SiC籽晶衬底表面上的该氮化铝晶体的生长通过升华进行。
6. —种氮化铝晶体，其具有表面积为10 0112或更大的正面，且氮化铝晶体中的位错密度为1><103位错/01112以上且"106位错/0!112以下。
7. 如权利要求6所述的氮化铝晶体，其特征在于该位错密度是 2xl(^位错/cm2以上且5xl()S位错/cm2以下。
8. 如权利要求6所述的氮化铝晶体，其特征在于包括从由螺旋位 错、刃型位错和混合位错组成的组中选择的至少一种位错类型，其中 螺旋位错的位错密度与前述位错密度的比率是0.2或更小。
9. 如权利要求6所述的氮化铝晶体，其特征在于螺旋位错的位错密度是1X1(^位错/C1T^或更小。
10. 如权利要求6所述的氮化铝晶体，其中该氮化铝晶体是通过 在SiC籽晶衬底的表面上生长氮化铝晶体，且从SiC晶体衬底表面到 氮化铝晶体中的2mm至60mm范围内取出至少一部分而得到的。
11. 如权利要求6所述的氮化铝晶体，其中该氮化铝晶体是通过 在SiC籽晶衬底的表面上生长氮化铝晶体，并且从SiC晶体衬底表面 到氮化铝晶体中的2mm至60mm范围内取出至少一部分，且在取出来 的氮化铝晶体的表面上生长氮化铝晶体而得到的。
12. 如权利要求IO或权利要求11所述的氮化铝晶体，其特征在 于该SiC籽晶衬底的厚度为150pm以上且400/mi以下。
13. 如权利要求10或权利要求11所述的氮化铝晶体，其特征在 于当该氮化铝晶体在SiC籽晶衬底表面上生长时，SiC籽晶衬底的温度 是165(TC或更高。
14. 如权利要求IO或权利要求11所述的氮化铝晶体，其特征在 于在SiC籽晶衬底表面上的该氮化铝晶体的生长通过升华进行。
15. —种由权利要求6至权利要求11中任一项所述的氮化铝晶体 构成的氮化铝晶体衬底。
16. —种使用权利要求15所述的氮化铝晶体衬底制造的半导体器件。
全文摘要
本发明提供制造AlN晶体的方法，及AlN晶体、AlN晶体衬底和使用该AlN晶体衬底制造的半导体器件，其能够得到具有有利特性的半导体器件。本发明的一个方面是AlN晶体制造方法，该方法包括在SiC籽晶衬底的表面上生长AlN晶体的步骤，和取出从SiC籽晶衬底表面到AlN晶体中的位于2mm至60mm范围内的AlN晶体的至少一部分的步骤。此外，本发明的其它方面是由该方法制造的AlN晶体和AlN晶体衬底，及使用该AlN晶体衬底制造的半导体器件。
文档编号C30B29/38GK101370972SQ20078000307
公开日2009年2月18日 申请日期2007年1月10日 优先权日2006年1月12日
发明者宫永伦正, 川濑智博, 水原奈保, 藤原伸介 申请人:住友电气工业株式会社