专利名称：在Sn膜中晶须的减少的制作方法
技术领域：
本公开一般涉及包括Sn(锡)膜的电子组件，并且更具体地说，涉及在Sn膜中晶 须形成的抑制。
背景技术：
在Sn(锡)膜中“晶须”的形成是具有重大研究兴趣的主题。多种电子装置具有 十年或更长的预期操作寿命。而晶须可以在数月或更短的时段中形成。已经观察到一些晶 须达到几毫米的长度。诸如这些之类的晶须由于形成不希望的导电路径(短路)或对于诸 如磁盘驱动器之类的颗粒敏感装置引起机械损坏的可能性，在电子系统中呈现显著的可靠 性危险。已经长久地知道，将Sn与铅(Pb)熔合成合金减少Sn晶须的形成。然而，对于 Pb的不利生态影响的环境担心已经导致世界各地区的立法，该立法明确地限制1 在电子 仪器中的使用。例如，由欧洲联盟在2003年采纳的并在2006年开始生效的有害物质限制 (Restriction of Hazardous Substances) (RoHS)命令将铅在任何均质成分中的浓度限制 到0.1% (IOOOppm)或更少。1 的允许浓度一般地太低，以致于不能在这样的晶须呈现不 可接受可靠性危险的全部情况下都抑制Sn晶须的形成。Sn晶须的形成仍然缺少理解。当前理论没有为对1 掺杂提供可接受的、环境良好 的和低成本的替换方法供给足够的指导。
发明内容
为了消除现有技术的以上讨论缺陷，呈现电子装置的一个实施例。电子装置包括 具有表面的金属导电引线。焊前(pre-solder)涂层在表面上，并且主要包括锡和从Al或 稀土元素中选择的一种或多种掺杂物。另一个实施例是一种在电引线上形成焊前涂层的方法。该方法包括提供具有表面 的金属导电引线。锡层形成在表面上。锡层包括由晶粒边界区域分离的晶粒。锡层用从Al 或稀土元素中选择的一种或多种掺杂物的平均浓度进行掺杂，使得一种或多种掺杂物在晶 粒边界区域中具有比平均值显著大的浓度。上文已经概述了本发明的特征，使得本领域的技术人员可以较好地理解随后的本 发明的详细描述。下文将描述本发明的另外特征，这些特征形成本发明的权利要求书的主 题。本领域的技术人员应该认识到，他们可容易地将公开的概念和具体实施例用作用来设 计或修改其它结构的基础，以便实现本发明的相同目的。本领域的技术人员也应该认识到， 这样的等同构造不脱离本发明的精神和范围。
为了更完全理解本发明，现在参考并结合附图所做的如下描述，在附图中图1表明根据本发明形成的各种示范电子装置；
图2表明在衬底上的锡膜；图3表明在锡膜上的晶须；图4A和4B表明晶体晶粒和晶粒边界的方面；图5表明纯锡膜、掺杂有Cu的锡膜及掺杂有1 的锡膜的蠕变特性；图6表明制造电子装置的方法；及图7A和7B表明制造电子装置的方法的一个例子。
具体实施例方式降低在锡膜中的铅浓度的最近努力几乎仅仅集中在提高锡膜的纯度上。例如，电 镀过程已经被精选以降低有机化合物的浓度，这些有机化合物可能导致可钉扎(pin)晶格 扩散机制的夹杂物。如下面进一步讨论的那样，认为这样的钉扎可能使松驰-驱动扩散机 制在能量方面是有利的，这些机制导致晶须生长。目前认识到，晶须生长可以理解成是，由在锡膜中的应力松驰驱动的和由在对晶 粒边界钉扎敏感的系统中的长距离晶粒边界扩散使能的一种蠕变形式。这种认识使得有可 能识别个别掺杂物和一类掺杂物，这些掺杂物预期显著地减小锡膜产生晶须的倾向。这样 的掺杂物的添加被认为减少晶粒边界钉扎，由此通过不会促使晶须形成的扩散途径使能导 致应力松驰的扩散路径。这里呈现的使用这样的掺杂物的实施例与为了减轻扩散钉扎机 制，像例如第二相钉扎，而提高锡膜纯度的流行常识背道而驰。初始参照图1，表明的是本公开的示范电子装置100的一部分的透视图。电子装 置100包括衬底105，在该衬底105上形成或连结元件，这些元件具有在其上形成的锡层。 衬底105具有安装在其上的装置组件110。在某些实施例中，装置组件110由引线框形成。 引线框是可以包括芯片-安装区域、支撑结构、及引线的金属结构，这些引线以后从支撑结 构切开并且弯曲以形成组件引线。引线框可以用来在封装过程中促进在其上放置的多个集 成电路的封装。由引线框形成的组件的非限制性例子包括塑料双列直插式集成电路组件 (plastic dual in-line integrated circuit packages (PDIP)、小夕卜形集成电路(SOIC)、 四方扁平组件(quad flat packages) (QFP)、薄QFP (TQFP)、小收缩外形塑料组件(SSOP)、 薄SSOP(TSSOP)、薄非常小外形组件(TVSOP)、或其它含引线组件。装置组件110可以包括 金属元件，以提供对于环境湿度的RF屏蔽或气密隔离。装置组件110包括一根或多根引线120。元件引线120可以是任何常规或非常规 金属导体。元件引线120可以连接到印刷电路互连件130上。连接可以包括焊接135。互 连件130又可以定路线到卡边缘连接器140、连接器引脚150、或通孔通路160。连接器插座 (未表示)可以连接到卡边缘连接器140或连接器引脚150上。电子装置100可以包括散 热器170，以帮助一个或多个器件组件的温度控制。具有金属丝引线185的一个或多个离散 装置180也可以连结到衬底105上。以上金属元件的任一个、以及类似范围的其它金属导 电引线认为供这里描述的实施例使用。转到图2，表明的是金属衬底210。金属衬底210可以是以前描述的或类似范围的 金属元件的任一种。可选的底板(underplate)层220放置在金属衬底210与掺杂锡膜230 之间。掺杂锡膜230可以是薄膜，意味着掺杂锡膜230具有小于约50 μ m、更优选地小于约 25 μ m及甚至更优选地小于约12 μ m的厚度。薄膜由于例如表面区域相对于体区域的更大的自由能，希望表现得与较厚膜不同。这点在下面展开。金属衬底210可以是任何金属材 料，在该金属材料上，无晶须锡完成层是希望的。在某些情况下，衬底是电子元件或元件的 一部分。例子包括电路板互连件(包括镀敷引线和通孔)、散热器、连接器引脚、卷曲触点、 装置组件或组件引线。在一些实施例中，金属衬底210包括铜或铜/铍合金，但本发明不限 于此。底板层220可以是例如常规镍、银、金或其它金属层。底板层220在某些情况下可能 是希望的，以减少在金属衬底210与掺杂锡膜230之间的相互扩散。掺杂锡膜230在概念上可以分离成体和表面区域。体区域是掺杂锡膜230的、其 中锡原子占据预期位置而没有扰动的部分。换句话说，锡原子相对于彼此按与未干扰晶格 的晶体结构和原子间隙相一致的方式定位。表面区域是靠近在掺杂锡膜230与环境之间的 界面的区域，在该区域中，原子受到干扰离开它们的预期晶格位置。无序可能是来自例如表 面的自由能的减少的结果。一般地，表面区域限于表面/环境界面下面的几个(2-3)个单 原子层。因为干扰的晶格，在表面区域中的材料性能可能与在体中的那些性能显著地不同。当锡层足够薄时，表面区域的性能可以具有对于层的性能的显著影响。况且，当锡 层的厚度在晶粒尺寸的量级上、或更小时，在层中的大多数晶粒边界预期与层的表面相交。 在某些情况下，对于在表面处的晶粒边界的接近提供将掺杂物引入到膜的有利路径。在其 下锡层被认为提供这样的好处的厚度被认为是约50 μ m。尽管具有比这个范围大的厚度的 锡层的掺杂可以减缓晶须生长，但这里描述的实施例预期在具有这个值以下的厚度的膜中 具有特别好处。也想到的是，在锡膜中晶粒边界的百分比一般地随膜厚度减小而增大。在 某些实施例中，在掺杂锡膜230中大于约70%的晶粒边界与表面相交。然而，当锡膜变得太 薄时，孔洞和针孔缺陷的危险变得太大。认为锡膜厚度的这个下限是约0.1 μ m。具有范围 在约0. 1 μ m与约50 μ m之间的厚度的锡膜在这里称作“锡薄膜”。图3表明常规无铅锡膜310。锡膜310包括晶粒320a、320b、320c，具有晶粒边界 330a、330b。晶粒320a、320b承受压应力，如由应力向量340a、340b表明的那样。压应力可 能归因于例如沉积后应力或在松弛后产生的应力，因为锡原子通过各种途径扩散以降低薄 膜310的整体自由能。在某些情况下，松弛过程导致由晶须350的形成表明的蠕变，该晶须 350可能源于晶粒边界处，如源于晶粒边界330a处。这里所使用的术语晶须是指在锡膜上 的生长构造，该生长构造具有至少约10微米的长轴长度360、和至少约4 1的长轴长度 360与在构造的基底处的宽度370的比值。本领域的技术人员将认识到，晶粒是固体材料的区域，在该区域中，材料的原子呈 现与结晶材料相关联的周期性。特定晶粒将典型地具有内部区域，该内部区域呈现结晶性 能，并且具有特定的晶体取向。一般地，膜的晶粒相对于彼此任意取向。在晶粒之间的界面 称作晶粒边界，并且特征在于原子相对于晶体晶格的较差排序。晶粒边界典型地富有空位、 畸变键长、及悬空键。况且杂质通过晶粒的成核和生长典型地集中在晶粒边界处。杂质原 子和主材料原子的扩散一般沿晶粒边界比在晶粒的内部(体)中大。然而，一些杂质可干 扰沿晶粒边界的扩散，“钉扎”否则会扩散的原子。图4A和4B用来更详细地表明晶粒边界的性质。在图4A中，表明多个晶粒，如它们 例如在锡膜310的表面上向下看时可能出现的那样。晶粒典型地不规则地成形，并且具有 变化的尺寸，因为晶粒的成核和生长过程本质上是固有可变的。为了讨论目的使两个特定 晶粒突出显示，而不受理论限制。晶粒410具有在例如垂直方向上的[100]晶向，并且晶粒420具有对于晶粒410的晶向转动45°的[100]晶向。在图4B中，这些晶粒借助于在每一 个中的原子晶格的简化表明而表明。因为晶格不同地取向，所以它们在晶粒410、420相交 处一般不对准。排序晶格的终止导致在晶粒边界区域430中的原子的比较高自由能状态。 原子可以从晶格位置移动，在这些晶格位置处它们否则预期减小局部系统的自由能。因而， 在晶粒边界区域430中的原子相对于在晶粒晶格中的那些比较无序。晶粒边界区域的大小 在宽度方面可以是几个晶格常数，或者约l-2nm。况且，在锡膜310中的一些杂质可以从生 长晶粒排除，使杂质集中在晶粒边界区域中。因而杂质原子440在晶粒边界区域430中具 有比在锡膜310中的杂质原子的平均浓度高的浓度。返回图3，随时间流逝，在锡膜310中的应力典型地导致蠕变。这里所使用的蠕变 是指材料从应力-诱导高能位置到低能位置的固态运动，使得系统趋向于低能状态。在本 上下文中，锡膜310构成寻求低能状态的系统。各种蠕变模型对于相关领域的技术人员是 已知的。—种良好特征化机制是幂定律蠕变。幂定律蠕变模型与由位错滑移和/或爬移造 成的应力松弛相关联。见例如McCabe和Fine的MetMater Trans, 33A，1531，2002。这样， 它描述由锡原子通过晶体晶粒的晶格的运动造成的蠕变。模型可以由如下描述
权利要求
1.一种电子装置，包括具有表面的金属导电引线；和在所述表面上的焊前涂层，焊前涂层主要包括锡和从Al或稀土元素中选择的一种或 多种掺杂物。
2.根据权利要求1所述的电子装置，其中，所述焊前涂层主要包括锡和仅一种所述掺 杂物。
3.根据权利要求1所述的电子装置，其中，导电引线是引线框的一部分。
4.根据权利要求1所述的电子装置，其中，所述稀土掺杂物从包括Gd、％、Eu、Nd及Ce 的组合中选择。
5.根据权利要求1所述的电子装置，其中，所述掺杂物是稀土元素，并且所述掺杂物在 所述焊前涂层中的浓度的范围从约0. Iwt. %至约7wt. %。
6.根据权利要求5所述的电子装置，其中，所述浓度范围从约1.5wt.%至约3. 5wt. %0
7.根据权利要求1所述的电子装置，其中，所述掺杂物是Al，并且所述掺杂物在所述焊 前涂层中的浓度的范围从约0. Iwt. %至约%。
8.根据权利要求7所述的电子装置，其中，所述浓度范围从lwt.%至约2wt. %。
9.根据权利要求1所述的电子装置，其中，所述焊前涂层的厚度具有范围从约0.Ιμπι 至约50 μ m的厚度。
10.根据权利要求1所述的电子装置，其中，所述导电引线从包括如下的组中选择印刷电路互连件；连接器；装置组件引线；及导线。
11.根据权利要求1所述的电子装置，还包括装置组件、或散热器，所述装置组件或散 热器包括所述焊前涂层。
12.一种在电引线上形成焊前涂层的方法，包括提供具有表面的金属导电引线；在所述表面上形成锡层，所述锡层包括由晶粒边界区域分离的晶粒；及使用从Al或稀土元素中选择的一种或多种掺杂物的平均浓度掺杂所述锡层，使得所 述一种或多种掺杂物在所述晶粒边界区域中具有比所述平均值显著大的浓度。
13.根据权利要求11所述的方法，其中，所述焊前涂层包括Al和稀土元素中的至少两种。
14.根据权利要求11所述的方法，其中，所述掺杂物是Al，该Al在所述焊前涂层中具 有范围从约0. Iwt. %至约%的浓度。
15.根据权利要求11所述的方法，其中，所述掺杂物是Al，该Al在所述焊前涂层中具 有范围从约Iwt. %至约2wt. %的浓度。
16.根据权利要求11所述的方法，其中，所述掺杂物从包括Gd、％、Eu、Nd及Ce的组合 中选择。
17.根据权利要求16所述的方法，其中，所述掺杂物是稀土元素，该稀土元素在所述焊 前涂层中具有范围从约0. Iwt. %至约7wt. %的浓度。
18.根据权利要求17所述的方法，其中，所述掺杂物在所述焊前涂层中具有范围从约 1. 5wt. %至约3. 5wt. %的浓度。
19.根据权利要求11所述的方法，其中，所述焊前涂层具有范围从约0.Iym至约 50 μ m的厚度。
20.根据权利要求11所述的方法，其中，所述金属导电引线是引线框。
21.根据权利要求11所述的方法，其中，所述锡层在所述掺杂之前形成。
22.根据权利要求11所述的方法，其中，所述掺杂物经所述晶粒边界扩散到所述锡层中。
全文摘要
一种电子装置，包括具有表面的金属导电引线。在表面上的焊前涂层主要包括锡和从Al或稀土元素中选择的一种或多种掺杂物。
文档编号H05K3/24GK102132638SQ200880130797
公开日2011年7月20日 申请日期2008年8月21日 优先权日2008年8月21日
发明者J·W·欧森巴赫 申请人:艾格瑞系统有限公司