的漏极连接第一电流放大子模块PU、第二电流放大子模块P12、第三电流放大子模块P13、第四电流放大子模块P14和反相器的输出端OUT。
[0035]需要说明的是，第一电流放大子模块Pl1、第二电流放大子模块P12、第三电流放大子模块P13、第四电流放大子模块P14和下拉模块P2的具体组成结构之间的连接关系如下:
[0036]第一晶体管Tl的栅极连接第六晶体管T6的栅极、第十一晶体管Tll的栅极和第十六晶体管T16的栅极；第四晶体管T4的源极连接第九晶体管T9的漏极、第十四晶体管T14的源极、第十九晶体管T19的漏极和第二十一晶体管T21的漏极；第五晶体管T5的栅极连接第十晶体管TlO的栅极、第十五晶体管T15的栅极、第二十晶体管T20的栅极和第二十一晶体管T21的栅极；第六晶体管T6的栅极连接第十一晶体管Tll的栅极和第十六晶体管T16的栅极；第^^一晶体管Tll的栅极连接第十六晶体管T16的栅极；第九晶体管T9的漏极连接第十四晶体管T14的源极、第十九晶体管T19的漏极和第二十一晶体管T21的漏极；第十晶体管TlO的栅极连接第十五晶体管T15的栅极、第二十晶体管T20的栅极和第二十一晶体管T21的栅极；第十四晶体管T14的源极连接第十九晶体管T19的漏极和第二十一晶体管T21的漏极；第十九晶体管T19的漏极连接第二十一晶体管T21的漏极；第二十晶体管T20的栅极连接第二^^一晶体管T21的栅极。
[0037]需要说明的是，反相器的输出端OUT的电阻和电容可等效为等效电阻R和等效电容C5。
[0038]上述实施例中的各个晶体管的类型在此并不限定，请参阅图4，下面将以上述各个晶体管均为N型晶体管为例，说明反相器的驱动方法，但需要注意的是，上述实施例中各个晶体管为其他类型时对应的电路也在本发明的保护范围中；此外，下面说明中的低电平信号的电压值为负。所述反相器的驱动方法包括:
[0039]第一阶段(A-B阶段)，第一输入信号端Input I的信号和第二时钟信号端CLK2的信号均为低电平信号，第二输入信号端Input 2的信号和第一时钟信号端CLKl的信号为高电平信号；第一晶体管Tl、第六晶体管T6、第十一晶体管Tll和第十六晶体管T16均开启，第五晶体管T5、第十晶体管T10、第十五晶体管T15、第二十晶体管T20和第二十一晶体管T21均关闭；第二晶体管T2的栅极接收通过第一晶体管Tl传输的第一时钟信号端CLKl的高电平信号，第二晶体管T2开启，并利用第一时钟信号端CLKl的高电平信号对第一电容Cl的第一端进行充电，第三晶体管T3和第四晶体管T4均开启，并利用第二时钟信号端CLK2的低电平信号对第一电容Cl的第二端进行充电，第四晶体管T4的源极为高电平信号。第七晶体管T7的栅极接收第二时钟信号端CLK2的低电平信号，第七晶体管T7关闭；第二电容C2由于自举作用保持在第一阶段的上一阶段中的高电平状态，故第八晶体管T8和第九晶体管T9均开启，利用第一时钟信号端CLKl的高电平信号通过第八晶体管T8对第二电容C2的第二端进行充电，从而由于第二电容C2的自举作用和第一时钟信号端CLKl的高电平信号的充电，增大了第八晶体管T8的栅极的电压值和第九晶体管T9栅极的电压值，从而增大了第九晶体管T9的栅极和源极之间的电压差，使得第九晶体管T9输出到反相器的输出端OUT的电流增大，第九晶体管T9的漏极为高电平信号。
[0040]第三时钟信号端CLK3的信号在第一阶段的前半阶段为低电平信号，在第一阶段的后半阶段为高电平信号，第四时钟信号端CLK4的信号在第一阶段的前半阶段为高电平信号，在第一阶段的后半阶段为低电平信号；在第一阶段的前半阶段，第十二晶体管T12的栅极接收通过第十一晶体管Tll传输的第三时钟信号端CLK3的低电平信号，第十二晶体管T12关闭，第三电容C3由于自举作用保持在第一阶段的上一阶段中的高电平状态，第十三晶体管T13和第十四晶体管T14均开启，利用第四时钟信号端CLK4的高电平信号通过第十三晶体管T13对第三电容C3的第二端进行充电，从而由于第三电容C3的自举作用和第四时钟信号端CLK4的高电平信号的充电，增大了第十三晶体管T13的栅极的电压值和第十四晶体管T14栅极的电压值，从而增大了第十四晶体管T14的栅极和源极之间的电压差，使得第十四晶体管T14输出到反相器的输出端OUT的电流增大，第十四晶体管T14的源极为高电平信号。第十七晶体管T17的栅极接收通过第十六晶体管T16传输的第四时钟信号端CLK4的高电平信号，第十七晶体管T17开启，并利用第四时钟信号端CLK4的高电平信号为第四电容C4的第一端进行充电，第十八晶体管T18和第十九晶体管T19均开启，并利用第三时钟信号端CLK3的低电平信号对第四电容C4的第二端进行充电，第十九晶体管T19的源极为高电平信号。在第二阶段的后半阶段，第十二晶体管T12的栅极接收通过第十一晶体管Tll传输的第三时钟信号端CLK3的高电平信号，第十二晶体管T12开启，并利用第三时钟信号端CLK3的高电平信号对第三电容C3的第一端进行充电，第十三晶体管T13和第十四晶体管T14均开启，并利用第四时钟信号端CLK4的低电平信号对第三电容C3的第二端进行充电，第十四晶体管T14的源极为高电平信号；第十七晶体管T17的栅极接收通过第十六晶体管T16传输的第四时钟信号端CLK4的低电平信号，第十七晶体管T17关闭；第四电容C4由于自举作用保持在第一阶段的前半阶段中的高电平状态，第十八晶体管T18和第十九晶体管T19均开启，利用第三时钟信号端CLK3的高电平信号通过第十八晶体管T18对第四电容C4的第二端进行充电，从而由于第四电容C4的自举作用和第三时钟信号端CLK3的高电平信号的充电，增大了第十八晶体管T18的栅极的电压值和第十九晶体管T19栅极的电压值，从而增大了第十九晶体管T19的栅极和源极之间的电压差，使得第十九晶体管T19输出到反相器的输出端OUT的电流增大；反相器的输出端OUT为高电平信号。
[0041]第二阶段(B-C阶段)，第一输入信号端Input I的信号和第一时钟信号端CLKl的信号均为低电平信号，第二输入信号端Input 2的信号和第二时钟信号端CLK2的信号均为高电平信号；第一晶体管Tl、第六晶体管T6、第十一晶体管Tll和第十六晶体管T16均开启，第五晶体管T5、第十晶体管T10、第十五晶体管T15、第二十晶体管T20和第二十一晶体管T21均关闭；第二晶体管T2的栅极接收第一时钟信号端CLKl的低电平信号，第二晶体管T2关闭；第一电容Cl由于自举作用保持在第一阶段中的高电平状态，故第三晶体管T3和第四晶体管T4均开启，利用第二时钟信号端CLK2的高电平信号通过第三晶体管T3对第一电容Cl的第二端进行充电，从而由于第一电容Cl的自举作用和第二时钟信号端CLK2的高电平信号的充电，增大了第三晶体管T3的栅极的电压值和第四晶体管T4的电压值，从而增大了第四晶体管T4的栅极和源极之间的电压差，使得第四晶体管T4输出到反相器的输出端OUT的电流增大，第四晶体管T4的源极为高电平信号。第七晶体管T7的栅极接收通过第六晶体管T6传输的第二时钟信号端CLK2的高电平信号，第七晶体管T7开启，并利用第二时钟信号端CLK2的高电平信号对第二电容C2的第一端进行充电，第八晶体管T8和第九晶体管T9均开启，并利用第一时钟信号端CLKl的低电平信号对第二电容C2的第二端进行充电，第九晶体管T9的源极为高电平信号。
[0042]第三时钟信号端CLK3的信号在第二阶段的前半阶段为高电平信号，在第二阶段的后半阶段为低电平信号，第四时钟信号端CLK4的信号在第二阶段的前半阶段为低电平信号，在第二阶段的后半阶段为高电平信号；在第二阶段的前半阶段，第十二晶体管T12的栅极接收通过第十一晶体管Tll传输的第三时钟信号端CLK3的高电平信号，第十二晶体管T12开启，并利用第三时钟信号端CLK3的高电平信号为第三电容C3的第一端进行充电，第十三晶体管T13和第十四晶体管T14均开启，并利用第四时钟信号端CLK4的低电平信号对第三电容C3的第二端进行充电，第十四晶体管T14的源极为高电平信号；第十七晶体管T17的栅极接收通过第十六晶体管T16传输的第四时钟信号端CLK4的低电平信号，第十七晶体管T17关闭，第四电容C4由于自举作用保持在第一阶段的后半阶段中的高电平状态，第十八晶体管T18和第十九晶体管T19均开启，利用第三时钟信号端CLK3的高电平信号通过第十八晶体管T18对第四电容C4的第二端进行充电，从而由于第四电容C4的自举作用和第三时钟信号端CLK3的高电平信号的充电，增大了第十八晶体管T18的栅极的电压值和第十九晶体管T19的电压值，从而增大了第十九晶体管T19的栅极和源极之间的电压差，使得第十九晶体管T19输出到反相器的输出端OUT的电流增大，第十九晶体管T19的源极为高电平信号。在第二阶段的后半阶段，第十二晶体管T12的栅极接收通过第十一晶体管Tll传输的第三时钟信号端CLK3的低电平信号，第十二晶体管T12关闭，第三电容C3由于自举作用保持在第二阶段的前半阶段中的高电平状态，第十三晶体管T13和第十四晶体管T14均开启，利用第四时钟信号端CLK4的高电平信号通过第十三晶体管T13对第三电容C3的第二端进行充电，从而由于第