移位寄存器、具有该移位寄存器的显示设备及其方法

专利名称：移位寄存器、具有该移位寄存器的显示设备及其方法
技术领域：
本发明涉及移位寄存器、具有该移位寄存器的显示设备以及在该移位寄存器中输出信号的方法。特别是，本发明涉及一种具有改进电特性的移位寄存器、具有移位寄存器的显示设备以及在该移位寄存器中输出信号的方法。
背景技术：
平板显示设备包括例如液晶显示器(“LCD”)设备、有机光发射显示(“OLED”)设备或等离子显示(“PD”)面板设备。平板显示设备具有例如诸如厚度薄、重量轻、低驱动电压和低功耗等各种特性。
LCD设备的液晶的排列是响应施加到液晶层上的电场而变化的、而LCD器件液晶的光传输率是变化的，由此以显示图像。
LCD设备通常包括LCD面板、栅极驱动电路和数据驱动电路。LCD面板包括阵列基底、彩色滤波器基底和液晶层。所述阵列基底包括多个栅极线、多个数据线和多个开关元件(例如，薄膜晶体管)。所述彩色滤波器基底面向所述阵列基底。所述液晶显示层被设置在所述阵列基底和彩色滤波器基底之间。栅极驱动电路将栅极信号施加到栅极线上。数据驱动电路将数据信号施加到数据线上。
为了减小LCD器件的大小，在所述阵列基底上直接形成所述栅极驱动电路。但是，当栅极驱动电路被直接形成在所述阵列基底上时，由于减少了栅极驱动电路的每个薄膜晶体管的沟道长度，所以，减小了栅极驱动电路的设计裕度。
每个薄膜晶体管沟道长度的减少导致薄膜晶体管的性能恶化，并使LCD器件的清晰度降低。此外，栅极信号显示在LCD面板上，从而使图像显示质量恶化。

发明内容
本发明提供一种具有改善电特性的移位寄存器。
本发明还提供一种具有上述移位寄存器的显示设备。
本发明还提供一种在上述移位寄存器中输出信号的方法。
根据本发明移位寄存器的一范例性实施例包括用于顺序输出多个输出信号的多个级。每一级包括驱动部件和放电部件。驱动部件包括驱动晶体管。驱动晶体管具有控制电极、第一电极、第二电极和沟道层。控制电极接收开始信号或在前级的输出信号。第一电极接收时钟信号。第二电极输出当前级的输出信号。沟道层具有与在前级驱动晶体管的沟道层长度不同的长度。放电部件基于下一级的输出信号使当前级的输出信号放电。
根据本发明另一范例性实施例的移位寄存器包括顺序输出多个输出信号的多个级。每一级包括驱动部件、进位(carry)部件和放电部件。所述驱动部件基于开始信号和在前级的进位信号中的一个以及第一时钟信号和基本与该第一时钟信号反相的第二时钟信号中的一个输出当前级的输出信号。所述进位部件包括具有控制电极、第一电极、第二电极和沟道层的进位晶体管。所述控制电极接收所述开始信号和所述在前级的进位信号中的一个。第一电极接收第一和第二时钟信号中的一个。第二电极输出当前级的进位信号。所述进位信号电性地与所述输出信号无关。沟道层具有与在前级的进位晶体管的沟道层长度不同的长度。放电部件基于下一级的输出信号使当前级的输出信号放电。
根据本发明再一个范例性实施例的移位寄存器包括顺序输出多个输出信号的多个级。每一级包括驱动部件、进位部件、进位线和放电部件。所述驱动部件基于开始信号和在前级的进位信号中的一个以及第一时钟信号和基本与该第一时钟信号反相的第二时钟信号中的一个输出当前级的输出信号。所述进位部件基于所述开始信号和所述在前级的进位信号中的一个以及所述第一时钟信号和第二时钟信号中的一个输出当前级的进位信号。所述进位信号电性地与所述输出信号无关。所述进位线发送进位信号并具有与在前级的进位线宽度不同的宽度。所述放电部件基于下一级的输出信号使当前级的输出信号放电。
根据本发明又范例性实施例的显示设备包括显示面板、移位寄存器和数据驱动部件。所述显示面板包括多个栅极线、多个数据线和多个电连接到所述栅极和数据线上以显示图像的像素。所述移位寄存器包括直接形成于所述显示面板上以向所述栅极线顺序施加多个输出信号的多个级。每一级包括驱动部件和放电部件。所述驱动部件包括驱动晶体管，该驱动晶体管具有用于接收开始信号或在前级输出信号的控制电极、用于接收时钟信号的第一电极、用于输出当前级输出信号的第二电极和具有不同于所述在前级驱动晶体管的沟道层长度的沟道层。所述放电部件基于下一级的输出信号使所述当前级的输出信号放电。所述数据驱动部件向所述数据线施加多个数据信号。
根据本发明再一范例性实施例的显示设备包括显示面板、移位寄存器和数据驱动部件。所述显示面板包括多个栅极线、多个数据线和多个电连接到所述栅极和数据线上以显示图像的像素。所述移位寄存器包括直接形成于所述显示面板上以顺序地向所述栅极线施加多个输出信号的多个级。每一级包括驱动部件、进位部件和放电部件。所述驱动部件基于开始信号和在前级的输出信号中的一个以及第一时钟信号和基本与该第一时钟信号反相的第二时钟信号中的一个输出当前级的输出信号。所述进位部件包括进位晶体管，该进位晶体管具有接收开始信号和在前级进位信号中的一个的控制电极、接收第一和第二时钟信号中的一个的第一电极、输出当前级的进位信号的第二电极以及其长度不同于在前级进位晶体管的沟道层长度的沟道层。所述进位信号电性地与所述输出信号无关。所述放电部件基于下一级的输出信号使当前级的输出信号放电。所述数据驱动部件向所述数据线施加多个数据信号。
根据本发明再一个实施例的显示设备包括显示面板、移位寄存器和数据驱动部件。所述显示面板包括多个栅极线、多个数据线和电连接到所述栅极和数据线以显示图像的多个像素。所述移位寄存器包括直接形成于所述显示面板以顺序地向所述栅极线施加多个输出信号的多个级。每一级包括驱动部件、进位部件、进位线和放电部件。所述驱动部件基于开始信号和在前级的进位信号中的一个以及第一时钟信号和与该第一时钟信号基本反相的第二时钟信号中的一个输出当前级的输出信号。所述进位部件基于所述开始信号和所述在前级的进位信号中的一个以及所述第一时钟信号和所述第二时钟信号中的一个输出当前级的进位信号。所述进位信号电性地与所述输出信号无关。所述进位线发送所述进位信号并具有不同于在前级进位线的宽度。所述放电部件基于下一级的输出信号使当前级的输出信号放电。所述数据驱动部件向所述数据线施加多个数据信号。
下面提供了一种根据本发明在移位寄存器中顺序输出多个输出信号的方法的范例性实施例。所述移位寄存器具有多个级。每一级都具有包括驱动晶体管的驱动部件。所述驱动晶体管具有控制电极、第一电极、第二电极和由彼此相互间隔开的第一和第二电极的末端所限定的沟道层。利用不同于在前级的驱动晶体管的沟道层长度的长度形成所述沟道层。在第一电极处接收开始信号和在前级输出信号中的一个。在第一电极处接收时钟信号。在第二电极处输出当前级的输出信号。放电部件基于下一级的输出信号使当前级的输出信号从放电部件放电。
根据本发明，移位寄存器的输出信号被分成多个组，并被顺序地施加到所述栅极线上(例如，所述输出信号被顺序地施加到所述栅极线上)，从而改善所述移位寄存器的驱动裕度。
另外，随着每个栅极驱动部件的每一级的数量的增加，每个栅极驱动部件的每一级的驱动晶体管的沟道长度增加。因此，可以被施加到所述驱动晶体管上的最大电流和增加每一级电容器的充电速率，由此，改善了输出信号的波形。
此外，随着每个栅极驱动部件的每一级的数量的增加，每个栅极驱动部件的每一级的进位晶体管的沟道长度增加。因此，可以被施加到所述进位晶体管的最大电流增加，由此，改善了进位信号的波形。
另外，随着每个栅极驱动部件的每一级的数量的增加，每个栅极驱动部件的每一级的进位线的宽度增加。因此，可以被施加到所述进位线上的最大电流增加，由此，改善了所述进位信号的波形。
另外，可以减小驱动移位寄存器所需的电流，由此所述移位寄存器可以更加高度地被集成。


通过下面结合附图对本发明详细范例性实施例的描述，本发明的上述和其它优点将变得更加清楚，其中图1示意性示出了根据本发明的级的一个范例性实施例；图2是图1所示第二晶体管的平面视图；图3示出了图2中沿剖面线1-1’的横截面视图；图4示出了图1所示级的第一栅极驱动部件的平面视图；图5示出了图1所示级的第二栅极驱动部件的平面视图；图6的时序图示出了具有图1所示栅极的移位寄存器的操作；
图7示出了具有图1所示的级的显示设备的平面视图；图8示意性示出了根据本发明的级的另一个范例性实施例的电路图；图9示出了图8所示的进位晶体管的平面视图；图10示出了沿图9中剖面线11-11’的横截面图；图11示出了具有图8所示的级的第一栅极驱动部件的平面视图；图12示出了具有图8所示的级的第二栅极驱动部件的平面视图；图13示出了具有图8所示的级的移位寄存器的操作时序；图14示出了具有图8所示的级的显示设备的平面视图。
图15示出了根据本发明的显示设备的范例性实施例的平面视图；和图16示出了图15所示的第一栅极驱动部件的平面视图。
具体实施例方式
下面将参考本发明实施例的附图更加详细地说明本发明。但是，本发明可以很多不同的形式实施并且不局限于这里所描述的实施例。此外，提供这些实施例仅仅是为了使本披露更加完整和完全，并且对于本领域的普通技术人员来讲能够完全覆盖本发明的范围。在附图中，为清楚起见，层的尺寸和相对尺寸可以是被夸张的。
应当理解，当一个元件或层被称作“在…之上”、“被连接到”或“被耦合到”另外的元件或层时，它可以是直接在…之上、直接被连接或耦合到其它的元件或层上或者是存在插入元件或层。相反，当一个元件被称作是“直接在…上”、“直接连接到”或“直接耦合到”其它的元件或层上时，则不存在插入元件或层。在整个申请文本中，相同的参考数字表示相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关列表项的任一和所有组合。
应当理解，虽然这里使用术语第一、第二和第三等去描述各种元件、组件、区域、层和/或部分等，但这些术语并不对这些元件、成分、区域、层和/或部分构成限制。这些术语仅仅是为了从另一个区域、层或部分中识别一个元件、成分、区域、层和/或部分。由此，下述的第一元件、成分、区域、层或部分也可以被称作第二元件、成分、区域、层或部分而不脱离本发明的技术内容。
为了便于描述，这里使用了诸如“在…之下”、“下面”、“上面”、“较上面”等特殊相关术语来描述相对其它元件或特性的一个元件或特性的特性关系，如图所示。应当理解，除了在附图中的定位描述以外，特殊的相关术语试图包括器件在使用和操作中的不同定位。例如，如果在附图中的器件被反复提到，那么，被描述为在其它元件或特性的“下面”或“在…之下”的元件或特性应当被定位在所述其它元件或特性的“上面”。由此，范例性的术语“下面”可以包括上面和下面的定位。反之，所述器件可以被定位(旋转90°或其它的方向)和因此可以解释在这里所使用的特殊相关描述。
这里所使用的术语学仅仅是为了描述特定实施例的目的而不是为了限制本发明。如这里所使用的，单数形式“一”、“一个”和“所述”试图包括复数形式，除非上下文清楚地指出相反的情况。还应当理解，当在说明书中使用时，术语“包括”和/或“包含”规定所述特性、整数(integer)、步骤、操作、元件和/或成分的存在，但并不排除一个或多个其它特性、整数、步骤、操作、成分和/或组的存在和附加。
下面结合简要示出了本发明理想实施例(中间结构)的剖面视图描述本发明。照此，可以指望例如制造技术和/或公差的作为示出结果的形状变化。由此，本发明的实施例并不构成对这里所述各区域实际形状的限制，而是包括例如根据制造结果所导致的变化。例如，被表示为矩形的注入区域通常都在其边缘处具有舍入或曲线特性和/或注入浓度的梯度而不是从注入到非注入区域的二进制变化。与此类似，由注入所性形成的隐瞒区域可以导致在位于所述隐瞒区域和经此发生注入的表面之间的区域中的某些注入。因此，在附图中示出的区域是特性简要图和它们的形状并不试图限制该器件区域的实际形状，且并不试图限制本发明的范围。
除非有相反的规定，否则这里所使用的所有术语(包括技术术语和科学术语)都具有本发明所属技术领域的普通技术人员所理解的含义。还应当理解，诸如在通用词典中所规定的术语都应当被解释为与其在相关技术的上下文中的含义相一致的含义和不以理想化和过度正式的意义加以解释，除非这里有特定的解释。
下面将参考附图描述本发明。
图1示出了根据本发明的级的范例性实施例的电路示意图；参看图1，所述级包括缓冲部件10、充电部件20、驱动部件30和放电部件40。该级基于扫描开始信号或在前级的输出信号将栅极信号(或扫描信号)施加给液晶显示器(“LCD”)设备的栅极线。
缓冲部件10包括第一晶体管Q1。第一晶体管Q1的栅极被电性地连接到第一晶体管Q1的第一电极和第一输入端IN1。当该级是移位寄存器的第一级时，扫描开始信号被施加到所述第一输入端IN1。当该级是所述移位寄存器的第一级时，在前级的输出信号被施加到所述第一输入端IN1上。第一晶体管Q1的第二电极被电性地连接到第一节点N1。
充电部件20包括电容器C。电容器C的第一存储电极被电性地连接到第一节点N1、第一晶体管Q1的第二电极和放电部件30。电容器C的第二存储电极被电性地连接到驱动部件30。
驱动部件30包括第二晶体管Q2和第三晶体管Q3。
第二晶体管Q2的第一电极被电性地连接到时钟端CK。第一时钟信号被施加到奇数级的时钟端CK，第二时钟信号被施加到偶数级的时钟端CK。第二晶体管Q2的栅极经过第一节点N1电性地连接到电容器C的第一存储电极、第一晶体管Q1的的第二电极和放电部件40。第二晶体管Q2的第二电极被电性地连接到电容器C的第二存储电极和当前级的输出端OUT。
图2示出了图1所示的第二晶体管Q2的平面视图。图3示出了沿图2的剖面线1-1’的横截面视图。
参看图2和3，第二晶体管Q2位于绝缘基底1上。第二晶体管Q2包括栅极9b、第一电极9c、第二电极9a、沟道层8和欧姆测定的(ohmic)接触层7。
栅极9b位于所述绝缘基底1上。第一绝缘层3位于具有所述栅极9b的绝缘基底1上，因此，栅极9b被电性地与第一和第二电极9c和9a、沟道层8和欧姆测定的接触层7绝缘。
沟道层8位于与栅极9b对应的第一绝缘层3上。在图2和3中，沟道层8可以包括非晶硅。或者，沟道层8可以包括多晶硅。欧姆测定的接触层7位于沟道层8上并包括相互隔离的两种模式(pattern)。例如，欧姆测定的接触层7包括N+非晶硅。第一和第二电极9c和9a彼此相互分开并位于欧姆测定的接触层7的模式上。
沟道长度CW1由第一和第二电极9c和9a限定。特别地，沟道长度CW1(图2)是经过第一和第二电极9c和9a暴露的沟道层8的长度。当前级的第二晶体管Q2具有与在前级或下一级的第二晶体管Q2不同的沟道长度CW1。在图1到3中，沟道长度CW1在后续的级中增加。或者，沟道长度CW1可以在后续级中减少。例如，沟道层8的电移动性是0.5cm2/Vs，沟道层8的厚度约为1,000’到约为3,000’。另外，沟道长度CW1从约5,000μm增加到约10,000μm。
第二绝缘层5位于具有第一和第二电极9c和9a以及沟道层8的第一绝缘层3上。
在图1和3中，第二晶体管Q2的沟道长度CW1是可变的。或者，在后续级中，第一晶体管Q1、第三晶体管Q3或第四晶体管Q4的沟道长度也是可变的。
参看图1，第三晶体管Q3的栅极被电性地连接到第二输入端IN2。下一级的输出信号被施加到第二输入端IN2。第三晶体管Q3的第一电极被电性地连接到电容器C的第二存储电极、第二晶体管Q2的第二电极和当前级的输出端PUT。第三晶体管Q3的第二电极被电性地连接到断开电压端(off-voltage)VOFF。
放电部件40包括第四晶体管Q4。第四晶体管Q4的栅极被电性地连接到第二输入端IN2。第四晶体管Q4的第一电极经过第一节点N1被电性地连接到第一晶体管Q1的第二电极、电容器C的第一存储电极和第二晶体管Q2的栅极。第四晶体管Q4的第二电极被电性地连接到断开电压端VOFF和第三晶体管Q3的第二电极。
在操作中，扫描开始信号或在前级的输出信号通过第一晶体管Q1在电容器C中充电，以使第二晶体管Q2导通。当第二晶体管Q2导通时，时钟信号经过第二晶体管Q2的沟道8(图2中未示出)施加到当前级的输出端OUT。因此，经过输出端OUT输出当前级的输出信号。
当下一级的输出信号被施加到第二输入端IN2时，电容器C1中存储的电荷经过第三晶体管Q3的沟道层和端开电压端VOFF放电。
图4的平面视图示出了图1中所示的级的第一栅极驱动部件。图5的平面视图示出了图1中所示的级的第二栅极驱动部件。第一栅极驱动部件102和第二栅极驱动部件104形成移位寄存器。
参看图1到5，所述移位寄存器包括第一栅极驱动部件102和第二栅极驱动部件104。第一栅极驱动部件102包括第一、第二、…、第N级。第二栅极驱动部件104包括第(N+1)、第(N+2)、…、第2N级。
随着第一栅极驱动部件102的每个级的数量的增加，第一栅极驱动部件102的每个级的第二晶体管Q2的沟道长度CW1增加。另外，随着第二栅极驱动部件104的每个级的数量的增加，第二栅极驱动部件104的每个级的第二晶体管Q2的沟道长度CW1也增加。随着第二晶体管Q2的沟道长度CW1增加，可以施加到第二晶体管Q2的最大电流相应增加。另外，利用最大化电流可以改变输出信号的波形和电容器C的充电速率(charge rate)。在图1到5中，第m级的第二晶体管Q2的沟道长度CW1与第(N+m)级的基本相同，其中，m是从1到N的自然数。
一个S-R锁存器和一个与门可以代表每个级。
在操作中，第一栅极驱动部件102的每个级可以由在前级的输出信号激活，并由下一级的输出信号去激活。当S-R锁存器(S-R latch)被激活和为第一时钟CKV1或第二时钟CKVB1的时钟信号是高电平时，与门将当前级的输出信号施加到第一、第二、…、第N栅极先G1、G2、…、GN中的一个。
第二栅极驱动部件104的每个级由在前级的输出信号激活，并由下一级的输出信号去激活。当所述S-R锁存器被激活和为第三时钟CKV2或第四时钟CKVB2的时钟信号是高电平时，与门将当前级的输出信号施加到第(N+1)、第(N+2)、…、第2N栅极线GN+1、GN+2、…、G2N中的一个。
图6示出了具有图1所示的级的移位寄存器的操作时序图。
参看图4到6，第一栅极驱动部件102与第二栅极驱动部件104同步。
特别地，第一栅极驱动部件102的第一时钟信号CKV1、第二时钟信号CKVB1、第一扫描开始信号STV1和第一、第二、…、第N输出信号与第二栅极驱动部件104的第三时钟信号CKV2、第四时钟信号CKVB2、第二扫描开始信号STV2和第(N+1)、第(N+2)、…、第2N输出信号同步。
图7的平面视图示出了具有图1所示的级的显示设备。
参看图4、5和7，显示设备500包括移位寄存器100、显示面板300、数据驱动器370和软性电路板400。
显示面板300包括第一基底310、第二基底320和液晶层(未示出)。第一基底320对应于第一基底310并被设置在其上，如图所示。液晶层(未示出)被插入在第一和第二基底310和320之间。
第一基底310包括显示区域DA、第一外围区域PA1和第二外围区域PA2。在显示区域DA中显示图像。第一和第二外围区域PA1和PA2与显示区域DA相邻。
多个栅极线GL1、GL2、…、GL2N和多个数据线DL1、DL2、…、DLM位于第一基底310的显示区域DA中。栅极线GL1、GL2、…、GL2N沿第一方向D1延伸。数据线DL1、DL2、…、DLM与栅极线GL1、GL2、…、GL2N相交，并沿与第一方向D1基本垂直的第二方向D2延伸。数据线DL1、DL2、…、DLM电性地与栅极线GL1、GL2、…、GL2N绝缘。栅极和数据线GL1、GL2、…、GL2N和DL1、DL2、…、DLM限定多个像素区域。所述像素以矩阵形状排列。
像素薄膜晶体管TFT和液晶电容器Clc位于多个像素区域的每一个当中。液晶电容器Clc被电性地连接到像素薄膜晶体管TFT。像素薄膜晶体管TFT的栅极被电性地连接到栅极线GL1、GL2、…、GL2N的一个上。像素薄膜晶体管TFT的第二电极被电性地连接到数据线DL1、DL2、…、DLM的一个上。像素薄膜晶体管TFT的第一电极被电性地连接到液晶电容器Clc上。
栅极线GL1、GL2、…、GL2N中每一个的一个末端部分朝向第一外围区域PA1延伸。数据线DL1、DL2、…、DLM中每一个的一个末端部分朝向第二外围区域PA2延伸。
移位寄存器100位于第一外围区域PA1中。包括第一和第二栅极驱动部件102和104的移位寄存器100基于所述同步信号将第一、第二、…、第2N栅极信号G1、G2、…、G2N施加到栅极线GL1、GL2、…、DL2N上。在第一和第二栅极驱动部件102和104的每一个当中的每个后续级中，第一和第二栅极驱动部件102和104的每一个当中的每个级的第二晶体管Q2(如图1所示)的沟道长度CW1增加。移位寄存器100包括第一和第二栅极驱动部件102和104，因此，输出信号G1、G2、…、G2N被分成两组。划分后的输出信号G1、G2、…、G2N按照顺序被施加到栅极线GL1、GL2、…、DL2N上。例如，可以根据基本与第一基底310上的像素薄膜晶体管TFT相同的层形成移位寄存器100。或者，移位寄存器100可以是第一基底310上的芯片。
数据驱动器370位于第二外围区域PA2上。数据驱动器370被电性地连接到数据线DL1、DL2、…、DLM上以将数据信号施加到所述数据线上。例如，数据驱动器370可以是第一基底310上的芯片。或者，数据驱动器370可以根据基本与像素薄膜晶体管TFT相同的层形成。
柔性电路板400被附着到外围区域PA2的一部分上，因此，外部提供单元(未示出)可以经过所述柔性电路板400电性地连接到数据驱动器370上。例如，所述外部提供单元(未示出)可以是图形控制器。
根据所述级，在图1到7中示出了具有所述级的移位寄存器和具有所述级的显示设备。输出信号G1、G2、…、G2N被划分成将被施加到栅极线GL1、GL2、…、GL2N上的两组。当没有划分所述输出信号时，例如，第一输出信号G1和最后输出信号G2N之间的频差和周期差大约是30Hz和大约是33.3μm。但是，在图1到7中，输出信号G1、G2、…、G2N被划分成两组，因此，在第一到第N输出信号G1、G2、…、GN之间或在第(N+1)到第2N输出信号GN+1、GN+2、…、G2N之间的频差可以大约是15Hz。另外，在第一到第N输出信号G1、G2、…、GN之间或在第(N+1)到第2N输出信号GN+1、GN+2、…、G2N之间的周期差可以大约是66.7μm。因此，增加了驱动移位寄存器100的裕度。
另外，在第一和第二栅极驱动部件102和104当中每一个的每个后续级中，第一和第二栅极驱动部件102和104当中的每一个的每一级的第二晶体管Q2的沟道长度CW1增加。因此，能够被施加到第二晶体管Q2的最大电流和每级的电容器的充电速率增加，改善了所述输出信号的波形。
图8的电路示意性示出了根据本发明的级的另一范例性实施例。
参看图8，级1070被电性地连接到像素1050。
像素1050包括像素薄膜晶体管TFT、液晶电容器Clc和存储电容器Cst。
像素薄膜晶体管TFT的栅极被电性地连接到栅极线GL。像素薄膜晶体管TFT的第一电极被电性地连接到液晶电容器Clc和存储电容器Cst。像素薄膜晶体管TFT的第二电极被电性地连接到数据线DL。
级1070包括缓冲部件1110、充电部件1120、驱动部件1130、放电部件1140、第一保持部件1150、第二保持部件1160和进位部件1170。级1070基于扫描开始信号或在前级的进位信号向栅极线GL输出栅极信号(或扫描信号)。
缓冲部件1110包括缓冲晶体管Q1。缓冲晶体管Q1的栅极被电性地连接到缓冲晶体管Q1的第一电极和第一输入端IN1。当该级是移位寄存器的第一级时，扫描开始信号被施加到第一输入端IN1。当该级不是所述移位寄存器的第一级时，在前级的进位信号被施加到第一输入端IN1。缓冲晶体管Q1的第二电极被电性地连接到充电部件1120、驱动部件1130、放电部件1150和保持部件1160。在图8中，缓冲晶体管Q1可以沟道层(未示出)，该沟道层包括含氢非晶硅(hydrogenated amorphous silicon)。
充电部件1120包括充电电容器C1。在该充电电容器C1中存储有扫描开始信号或在前级的进位信号。充电电容器C1的第一存储电极被电性地连接到放电部件1140he缓冲晶体管Q1的第二电极。充电电容器C1的第二存储电极被电性地连接到当前级的输出端PUT。
驱动部件1130包括第一驱动晶体管Q2和第二驱动晶体管Q3。
第一驱动晶体管Q2的第一电极被电性地连接到第一时钟端CK1。第一时钟信号或第三时钟信号被施加到奇数级的第一时钟端CK1，和第二时钟信号或第四时钟信号被施加到偶数级的第一时钟端CK1。第一驱动晶体管Q2的栅极被电性地连接到充电电容器C1的第一存储电极、缓冲晶体管Q1的第二电极、放电部件1140和第二保持部件1160。第一驱动晶体管Q2的第二电极被电性地连接到充电电容器C1的第二电极和当前级的输出端OUT。在图8中，第一驱动晶体管Q2可以包括沟道层(未示出)，该沟道层包括含氢非晶硅。
第二驱动晶体管Q3的栅极被电性地连接到第二输入端IN2。下一级的输出信号被施加到第二输入端IN2。第二驱动晶体管Q3的栅极被电性地连接到充电电容器C1的第二电极、第一驱动晶体管Q2的第二电极和输出端OUT。第二驱动晶体管Q3的第二电极被电性地连接到断开电压端VOFF。在图8中，第二驱动晶体管Q3可以包括一沟道层(未示出)，该沟道层包括含氢非晶硅。
放电部件1140包括第一放电晶体管Q51和第二放电晶体管Q52。放电部件1140首先基于下一级的输出信号使存储在充电电容器C1中的电荷放电到所述断开电压端VOFF。所述下一级的输出信号经过第二输入端IN2被施加到放电部件1140。而且，放电部件1140其次基于最后级的输出信号使存储在充电电容器C1中的电荷放电到所述断开电压端VOFF。所述最后级的输出信号被经过最后扫描信号端GOUT_LAST被施加到放电部件1140。
第一放电晶体管Q51的栅极被电性地连接到第二输入端IN2。第一放电晶体管Q51的第一电极被电性地连接到充电电容器C1的第一电极。所述第一放电晶体管的第二电极被电性地连接到断开电压端VOFF，在图8中，第一放电晶体管Q51可以包括一沟道层(未示出)，该沟道层包括含氢非晶硅。
第二放电晶体管Q52的栅极被电性地连接到最后扫描信号端GOUT_LAST。第二放电晶体管Q52的第一电极经过缓冲部件1110被电性地连接到充电电容器C1。第二放电晶体管Q52的第二电极被电性地连接到断开电压端VOFF。在图8中，第二放电晶体管Q52包括沟道层(未示出)，该沟道层包括含氢非晶硅。
第一保持部件1150包括第一保持晶体管Q31、第二保持晶体管Q32、第三保持晶体管Q33、第四保持晶体管Q34、第一保持电容器C2和第二保持电容器C3。
第一保持晶体管Q31的第一电极被电性地连接到第一保持晶体管Q31的栅极和第一时钟端CK1。第一保持晶体管Q31的第二电极被电性地连接到第二保持晶体管Q32的栅极。第二保持晶体管Q32的栅极经过第一保持电容器C2被电性地连接到第二保持晶体管Q32的第一电极，和经过第二保持电容器C3被电性地连接到第二保持晶体管Q32的第二电极。第二保持晶体管Q32的第一电极被电性地连接到第一保持晶体管Q31的第一电极和第一时钟端CK1。第二保持晶体管Q32的第二电极被电性地连接到第二保持部件1160。在图8中，每个第一保持晶体管Q31可以包括沟道层(未示出)，该沟道层包括含氢非晶硅。
第三保持晶体管Q33的栅极被电性地连接到当前级的输出端OUT、第二保持部件1160和第四保持晶体管Q34的栅极。第三保持晶体管Q33的第一电极被电性地连接到第一保持晶体管Q31的第二电极和第二保持晶体管Q32的栅极。第三保持晶体管Q33的第二电极被电性地连接到断开电压端VOFF。在图8中，第二和第三保持晶体管Q32和Q33中的每一个都可以包括沟道层(未示出)，该沟道层包括含氢非晶硅。
第四保持晶体管Q34的栅极被电性地连接到输出端OUT、第二保持部件1160和第三保持晶体管Q33的栅极。第四保持晶体管Q34的第一电极被电性地连接到第二保持晶体管Q32的第二电极和第二保持部件1160。第四保持晶体管Q34的第二电极被电性地连接到断开电压端VOFF。在图8中，每个第四保持晶体管Q34都可以包括沟道层(未示出)，该沟道层包括含氢非晶硅。
第二保持部件1160包括第五保持晶体管Q53、第六保持晶体管Q54、第七保持晶体管Q55和第八保持晶体管Q56以避免输出端OUT的浮动。
第五保持晶体管Q53的栅极被电性地连接到第二保持晶体管Q32的第二电极和第四保持晶体管Q34的第一电极。第五保持晶体管Q53的第一电极被电性地连接到第一驱动晶体管Q2的第二电极、第二驱动晶体管Q3的第一电极、充电电容器C1的第二电极、第七保持晶体管Q55的第二电极和第八保持晶体管Q56的第一电极。第五晶体管Q53的第二电极被电性地连接到断开电压端VOFF。
第六保持晶体管Q54的栅极被电性地连接到第二时钟端CK2和第八保持晶体管Q56的栅极。第二时钟信号或第四时钟信号被施加到奇数级的第二时钟端CK2。第一时钟信号或第三时钟信号被施加到偶数级的第二时钟端CK2。例如，施加到第二时钟端CK2的信号具有与施加到第一时钟端CK1的信号相反的相位。第六保持晶体管Q54的第一电极被电性地连接到第一输入端IN1、缓冲晶体管Q1的第一电极和第二放电晶体管Q52的第一电极。第六保持晶体管Q54的第二电极被电性地连接到第七保持晶体管Q55的第一电极、缓冲晶体管Q1的第二电极、第一放电晶体管Q51的第一电极、充电电容器C1的第一电极、第一驱动晶体管Q2的栅极和进位部件1170。
第七保持晶体管Q55的栅极被电性地连接到第一时钟端CK1。第七保持晶体管Q55的第一电极被电性地连接到第六保持晶体管Q54的第二电极、缓冲晶体管Q1的第二电极、第一放电晶体管Q51的第一电极、充电电容器C1的第一电极、第一驱动晶体管Q2的栅极和进位部件1170。第七保持晶体管Q55的第二电极被电性地连接到第八保持晶体管Q56的第一电极和当前级的输出端OUT。
第八保持晶体管Q56的栅极被电性地连接到第二时钟端CK2和第六保持晶体管Q54的栅极。第八保持晶体管Q56的第二电极被电性地连接到断开电压端VOFF。
当施加到当前级的输出端OUT的输出信号是高电平时，第二和第四保持晶体管Q32和Q34将第五保持晶体管Q53的栅极下拉到施加到断开电压端VOFF的断开电压。
当施加到当前级输出端OUT的输出信号是低电平时，施加到第一时钟端CK1的信号经过第二保持晶体管Q32施加到第五保持晶体管Q53的栅极。在图8中，当所述输出信号不是高电平时，施加到第二保持晶体管Q32的栅极上的电压电平等于减去第一保持晶体管Q31的阈值电平的施加到第一时钟端CK1的信号高电平。即，当输出信号不是高电平时，与施加到第一时钟端CK1的信号同步的信号被施加到第五保持晶体管Q53的栅极上。
当施加到第二时钟端CK2的信号是高电平时，施加到断开电压端VOFF的断开电压经过第八保持晶体管Q56施加到输出端OUT。
进位部件1170包括进位晶体管Q6。进位部件1170基于存储在充电电容器C1中的电荷与第一时钟端CK1输出当前级的进位信号。
进位晶体管Q6的栅极被电性地连接到缓冲晶体管Q1的栅极。进位晶体管Q6的第一电极被电性地连接到第一时钟端CK1。进位晶体管Q6的第二电极输出所述进位信号。进位晶体管Q6的第二电极被电性地与输出端OUT绝缘，因此，尽管输出信号失真，所述进位信号也具有均匀的亮度。
图9的平面视图示出了图8所示的进位晶体管Q6，图10示出了沿图9所示的剖面线11-11’的横截面图。
参看图9和10，进位晶体管Q6位于绝缘基底1上。进位晶体管Q6包括栅极1179b、第一电极1179c、第二电极1179a、沟道层1178和欧姆测定的接触层1177。
栅极1179b位于绝缘基底1上。第一绝缘层3位于具有栅极1179b的绝缘基底1上，因此，栅极1179b与第一和第二电极1179c和1179a、沟道层1178和欧姆测定的接触层1177电性地绝缘。
沟道层1178位于与栅极1179b对应的第一绝缘层3上。在图9和10中，沟道层1178可以包括非晶硅。或者，沟道层1178可以包括多晶硅。欧姆测定的接触层1177位于沟道层1178上，和包括彼此相互隔离的两个模式。第一和第二电极1179c和1179a彼此相互隔离并位于欧姆测定的接触层1177的模式上。
沟道长度CW2分别由第一和第二电极1179c和1179a限定。特别地，所述沟道长度CW2是经过第一和第二电极1179c和1179a暴露的沟道层1178的长度。在图9和10中，当在平板上观看时，经过第一和第二电极1179c和1179a暴露的沟道层1178可以具有螺旋形状以增加沟道长度CW2的长度。当前级的进位晶体管Q6具有不同于根据在前级或下一级的进位晶体管Q6的沟道长度CW2的长度。在图9到10中，沟道长度CW2的长度在当前级的后续中(in subsequent present stages)增加。或者，沟道长度CW2的长度可以在当前级的后续中减少。例如，沟道层8的电移动性是0.5cm2/Vs，而沟道层1178的厚度大约是1,000’到大约是3,000’μm。另外，沟道长度CW1的长度从大约5,000μm增加到大约10,000μm。
第二绝缘层5位于具有第一和第二电极1179c和1179a以及沟道层1178的第一绝缘层3上。
图11的平面视图示出了具有图8所示的级的第一栅极驱动部件1102。图12的平面视图示出了具有图8所述的级的第二栅极驱动部件1104。第一栅极驱动部件1102和第二栅极驱动部件1104形成了移位寄存器。
参看图8到12，所述移位寄存器包括第一栅极驱动部件1102和第二栅极驱动部件1104。第一栅极驱动部件1102包括第一、第二、…、第N级SRC[1]、SRC[2]、…、SRC[N]。第二栅极驱动部件1104包括第(N+1)、第(N+2)、…、第2N级SRCN+1、SRCN+2、…、SRC2N和第(2N+1)级SRC2N+1。
在第一栅极驱动部件1102的后续级中，第一栅极驱动部件1102的每一级的进位晶体管Q6的沟道长度CW2的长度增加。另外，在第二栅极驱动部件1104的后续级中，第二栅极驱动部件1104每一级的进位晶体管Q6的沟道长度CW2的长度也增加。随着进位晶体管Q6的沟道长度CW2的长度的增加，能够被施加到该进位晶体管Q6上的最大电流增加。另外，可以通过所述最大电流改变输出信号的波形和电容器C的充电速率。在图8到12中，第m级SRCm的进位晶体管Q6的沟道长度CW2的长度与第(N+m)级SRCN+m的基本相同，其中，m是从1到N的自然数。
在操作中，第一栅极驱动部件1102的级SRC[1]、SRC[2]、…、SRC[N]基于第一扫描开始信号STCP1、第一时钟信号CKV1、第二时钟信号CKVB1、第一断开电压VSS1、第一到第(N-1)进位信号CR[1]、CR[2]、…、CR[N-1]和最后级SRC2N+1的输出信号G2N+1，产生第一、第二、…、第N输出信号G1、G2、…、GN给第一、第二、…、第N栅极线。
第二栅极驱动部件1104的级SRCN+1、SRCN+2、…、SRC2N基于第二扫描开始信号STVP2、第三时钟信号CKV2、第四时钟信号CKVB2、第二断开电压VSS2、第(N+1)、第(N+2)、…、第(2N-1)进位信号CR[N+1]、CR[N+2]、…、CR[2N-1]和最后级SRC2N+1的输出信号G2N+1，产生第(N+1)、第(N+2)、…、第2N输出信号GN+1、GN+2、…、G2N输出信号给第(N+1)、第(N+2)、…、第2N栅极线。
图13的时序示出了具有图8所示的级的移位寄存器的操作。
参看图11到13，第一栅极驱动部件1102与第二栅极驱动部件1104同步。
特别地，第一栅极驱动部件1102的第一扫描开始信号STVP1、第一时钟信号CKV1、第二时钟信号CKVB1、第一断开电压VSS1和第一、第二、…、第(N-1)进位信号与第二栅极驱动部件1104的第二扫描开始信号STVP2、第三时钟信号CKV2、第四时钟信号CKVB2、第二断开电压VSS2和第(N+1)、第(N+2)、…、第(2N-1)进位信号同步。
图14的平面视图示出了具有图8所示的级的显示设备。除了其移位寄存器以外，图14的显示设备与图7中的相同。相同的附图标记将被用于表示与图7所示相同的元件，涉及相同元件的任何进一步解释都将予以省略。
参看图11、12和14，显示设备1500包括移位寄存器1100、显示面板1300、数据驱动器1370和柔性电路板1400。
显示设备1300包括第一基底1310、第二基底1320和液晶层(未示出)。第二基底1320对应于第一基底1310并被设置在其上，如图所示。液晶层(未示出)被插入在所述第一和第二基底1310和1320之间。
第一基底1310包括显示区DA、第一外围区域PA1和第二外围区域PA2。在显示区域DA中显示图像。第一和第二外围区域PA1和PA2与显示区域DA相邻。
多个栅极线GL1、GL2、…、GL2N和多个数据线DL1、DL2、…、DLM位于第一基底1310的显示区域DA中。栅极线GL1、GL2、…、GL2N在朝向第一外围区域PA1的第一方向D1上延伸。数据线DL1、DL2、…、DLM与栅极线GL1、GL2、…、GL2N相交并在朝向第二外围区域PA2的基本与第一方向D1垂直的第二方向D2上延伸。
在第一和第二栅极驱动部件1102和1104的每一个当中的每个级的数量后续增加中，增加第一和第二栅极驱动部件1102和1104当中每一个的每级的进位晶体管Q6(在图8中示出的)的沟道长度CW2的长度。移位寄存器1100包括第一和第二栅极驱动部件1102和1104(分别是图11和12)，因此，输出信号G1、G2、…、G2N被划分成两组。划分后的输出信号G1、G2、…、G2N被按照顺序施加到栅极线GL1、GL2、…、GL2N上。例如，移位寄存器1100可以由与第一基底1310上的像素薄膜晶体管TFT基本相同的层形成。
根据图8到14所示的具有所述级的移位寄存器和具有所述级的显示设备，输出信号G1、G2、…、G2N被划分成将被施加到栅极线GL1、GL2、…、GK2N上的两组。因此，增加了驱动移位寄存器1100的裕度。
另外，在第一和第二栅极驱动部件1102和1104的每个当中的每个级的数量后续增加中，增加所述第一和第二栅极驱动部件1102和1104的每个当中的每个级的进位晶体管Q6的沟道长度CW2的长度。因此，能够被施加到进位晶体管Q6的最大电流和每个所述级的电容器的充电速率相应增加，和改善了输出信号的波形。另外，可以减小移位寄存器1100的驱动电压。
在图8到14中，对于每个第一和第二栅极驱动部件1102和1104的每个后续级，增加第一和第二栅极驱动部件1102和1104的每个当中的每一级的进位晶体管Q6的沟道长度CW2的长度。或者，对于第一和第二栅极驱动部件1102和1104的每个当中的每个后续级，增加第一和第二栅极驱动部件1102和1104的每个当中的每一级的第一驱动晶体管Q2的沟道长度的长度。另外，对于第一和第二栅极驱动部件1102和1104的每个当中的每个后续级，发送第一和第二栅极驱动部件1102和1104的每个当中的每个进位信号CR[1]、CR[2]、…、CR[2N]的光的宽度也可以增加，。
图15的平面视图示出了根据本发明另一实施例的显示设备。除了其移位寄存器以外，图15的显示设备与图14所示的相同。因此，相同的附图标记将被用于表示与图14所示的相同或类似元件，并省略涉及相同元件的进一步解释。
参看图15，显示设备2500包括移位寄存器2100、显示面板2300、数据驱动器1370和柔性电路板1400。
显示面板2300包括第一基底2310、第二基底2320和液晶层(未示出)。第二基底2320对应于第一基底2310并设置在其上方，如图所示，液晶层(未示出)被插入在第一和第二基底2310和2320之间。
第一基底2310包括显示区域DA、第一外围区域PA1和第二外围区域PA2。在显示区域DA中显示图像。第一和第二外围区域PA1和PA2与显示区域DA相邻。
多个栅极线GL1、GL2、…、GL4N和多个数据线DL1、DL2、…、DLM位于第一基底2310的显示区域DA中。所述栅极线GL1、GL2、…、GL4N沿朝向第一外围区域PA1的第一方向D1延伸。所述数据线DL1、DL2、…、DLM与栅极线GL1、GL2、…、GL4N相交并沿基本垂直于所述第一方向并朝向第二外围区域PA2的第二方向D2延伸。
移位寄存器2100包括第一栅极驱动部件2102、第二栅极驱动部件2104、第三栅极驱动部件2106和第四栅极驱动部件2108。第一栅极驱动部件2102包括第一、第二、…、第N级。第二栅极驱动部件2104包括第(N+1)、第(N+2)、…、第2N级。第三栅极驱动部件2106包括第(2N+1)、第(2N+2)、…、第3N级。第四栅极驱动部件2108包括第(3N+1)、第(3N+2)、…、第4N级和最后级的第(4N+1)级。
移位寄存器2100包括第一、第二、第三和第四栅极驱动部件2102、2104、2106和2108，因此，输出信号G1、G2、…、G4N被划分成四组。划分后的输出信号G1、G2、…、G4N被按照顺序施加到栅极线GL1、GL2、…、GL4N上。例如，移位寄存器2100可以根据与第一基底2310上的像素薄膜晶体管TFT相同的层来形成。
图16的平面视图示出了图15所示的第一栅极驱动部件2102。
参看图15和16，第一、第二、…、第四进位线CRL1、CRL2、…、CRL4N发送第一、第二、…第4N进位信号CR1、CR2、…、CR4N。随着第一栅极驱动部件1102的每个级的数量的顺序增加，第一栅极驱动部件2102的进位线CRL1、CRL2、…、CRLN-1中的每一个的宽度增加。另外，随着第二栅极驱动部件1104的每个级的数量的顺序增加，第二栅极驱动部件2104的进位线CRLN+1、CRLN+2、…、CRLN2N-1中的每一个的宽度增加。此外，随着第三栅极驱动部件2106的每个级的数量顺序增加，第三栅极驱动部件2106的进位线CRL2N+1、CRL2N+2、…、CRL3N-1中的每一个的宽度增加。另外，随着第四栅极驱动部件2108的每个级的数量的顺序增加，第四栅极驱动部件2108的进位线CRL3N+1、CRL3N+2、…、CRL4N-1中的每一个的宽度增加。第一、第(N+1)、第(2N+1)和第(3N+1)进位线中每一个的宽度大约是第(N-1)、第(2N-1)、第(3N-1)和第(4N-1)进位线中的每一个的一半。
在操作中，第一栅极驱动部件2102的级SRC[1]、SRC[2]、…、SRC[N]基于第一扫描开始信号STVP1、第一时钟信号CKV1、第二时钟信号CKVB1、第一断开电压VSS1、第一到第(N-1)进位信号CR1、CR2、…、CRN-1以及最后级的输出信号，按照顺序将第一、第二、…、第N输出信号G1、G2、…、GN施加到第一、第二、…、第N栅极线上。
第二栅极驱动部件2104的级SRC[N+1]、SRC[N+2]、…、SRC[2N]基于第二扫描开始信号STVP2、第三时钟信号CKV2、第四时钟信号CKVB2、第二断开电压VSS2、第(N+1)、第(N+2)、…、第(2N-1)进位信号CR[N+1]、CR[N+2]、…、CR[2N-1]以及最后级的输出信号，将第(N+1)、第(N+2)…、第2N输出信号GN+1、GN+2、…、G2N施加到第N+1、第N+2和第2N栅极线上。
第三栅极驱动部件2106的多个级基于第三扫描开始信号、第五时钟信号、第六时钟信号、第三断开电压、第(2N+1)、第(2N+2)、…、第(3N+1)进位信号和所述最后级的输出信号，顺序地将第2N+1、第2N+2、…、第3N输出信号施加到第2N+1、第2N+2、…、第3N栅极线上。
第四栅极驱动部件2108的多个级基于第四扫描开始信号、第七时钟信号、第八时钟信号、第四断开电压、第(3N+1)、第(3N+2)、…、第(4N-1)进位信号以及所述最后级的输出信号，顺序地将第3N+1、第3N+2、…、第4N输出信号施加到第3N+1、第3N+2、…、第4N栅极线上。
第一、第二、第三和第四栅极驱动部件2102、2104、2106和2108的信号分别彼此相互同步。
根据具有图15和16所示级的移位寄存器和具有该级的显示设备，输出信号G1、G2、…、G4N被划分成将被施加到栅极线GL1、GL2、…、GL4N上的两组。因此，增加了驱动移位寄存器2100的裕度。
另外，随着第一、第二、第三和第四栅极驱动部件2102、2104、2106和2108中每一个的每一级数量的连续地增加，第一到第四栅极驱动部件2102、2104、2106和2108中的每一个的每一级的进位线的宽度增加。因此，能够被施加到每个进位线的最大电流和输出信号的波形都得到了改善。另外，可以减小驱动移位寄存器2100的电流，从而使移位寄存器2100可以被更加高度的集成。
根据本发明，移位寄存器的输出信号被划分成多个组，并被陆续地施加到所述栅极线，由此改善了所述移位寄存器的驱动裕度。
另外，随着每个栅极驱动部件的每个级的数量连续地增加，每个栅极驱动部件的每个级的驱动晶体管的沟道长度增加。因此，能够被施加到所述驱动晶体管的最大电流和每个级的电容器的充电速率也相应增加，并改善了输出信号的波形。
再有，随着每个栅极驱动部件的每个级的数量的连续增加，每个栅极驱动部件的每个级的进位晶体管的沟道长度增加。因此，能够被施加到所述进位晶体管上的最大电流也相应增加，并改善了所述进位信号的波形。
另外，随着每个栅极驱动部件的每个级的数量的连续增加，每个驱动部件的每个级的进位线的宽度也增加。因此，能够被施加到所述栅极线上的最大电流也增加，并改善了所述进位信号的波形。
另外，可以减小驱动所述移位寄存器的电流，从而可以更加高度地集成所述移位寄存器。
已经参照范例性实施例描述了本发明。但是，应当理解，在前述的基础上，本领域的普通技术人员可以做出多种可选的修改。因此，本发明包含所有落入所附权利要求的精神和范围内的这种修改和变化。
权利要求
1.一种包括按照顺序输出多个输出信号的多个级的移位寄存器，每个级包括含有驱动晶体管的驱动部件，该驱动晶体管具有控制电极，用于接收开始信号和在前级的输出信号中的一个；第一电极，用于接收时钟信号；第二电极，用于输出当前级的输出信号；和沟道层，具有与在前级驱动晶体管的沟道层长度不同的长度；和放电部件，用于在下一级的输出信号的基础上使当前级的输出信号放电。
2.如权利要求1所述的移位寄存器，其中，对于相对于各个在前级的每个后续级，每个级的驱动晶体管的沟道层长度的长度增加。
3.如权利要求1所述的移位寄存器，其中，所述移位寄存器包括彼此相互同步的多个栅极驱动部件。
4.如权利要求3所述的移位寄存器，其中，所述移位寄存器包括两个栅极驱动部件。
5.如权利要求1所述的移位寄存器，其中，每个级还包括进位部件，每个进位部件包括进位晶体管，所述进位晶体管包括控制电极，用于接收所述开始信号或所述在前级的进位信号；第一电极，用于接收所述时钟信号；第二电极，用于输出当前级的进位信号，该进位信号电性地与所述输出信号无关；和沟道层，具有与在前级的进位晶体管的沟道层长度不同的长度，以及所述驱动晶体管的控制电极接收所述开始信号或在前级的进位信号。
6.如权利要求5所述的移位寄存器，其中，每个所述级还包括用于发送进位信号的进位线，该进位线具有与在前级的进位线的宽度不同的宽度。
7.一种包括按照顺序输出多个输出信号的多个级的移位寄存器，每个级包括驱动部件，用于基于开始信号和在前级的进位信号中的一个以及第一时钟信号和与该第一时钟信号基本反相的第二时钟信号中的一个输出当前级的输出信号；含有进位晶体管的进位部件，该进位晶体管具有控制电极，用于接收所述开始信号和所述在前级的进位信号中的一个；第一电极，用于接收第一和第二时钟信号中的一个；第二电极，用于输出当前级的进位信号，所述进位信号电性地与所述输出信号无关；和沟道层，具有与在前级的进位晶体管的沟道层长度不同的长度；和放电部件，用于基于下一级的输出信号使当前级的输出信号放电。
8.如权利要求7所述的移位寄存器，其中，对于相对于各个在前级的每个后续级，每一级进位晶体管的沟道层长度的长度增加。
9.如权利要求7所述的移位寄存器，其中，所述移位寄存器包括彼此相互同步的多个栅极驱动部件。
10.如权利要求7所述的移位寄存器，其中，所述驱动部件还包括驱动晶体管，该驱动晶体管包括控制电极，用于接收所述开始信号或所述在前级的进位信号；第一电极，用于接收所述第一和第二时钟信号中的一个；第二电极，用于输出所述当前级的输出信号；和沟道层，具有与在前级的驱动晶体管的沟道层不同长度的长度。
11.如权利要求7所述的移位寄存器，其中，每个所述级还包括缓冲部件，用于接收所述控制信号和所述在前级的进位信号中的一个。
12.如权利要求7所述的移位寄存器，其中，每个所述级还包括充电部件，用于存储所述开始信号和所述在前级的进位信号中的一个。
13.一种包括按照顺序输出多个输出信号的多个级的移位寄存器，每个级包括驱动部件，用于基于开始信号和在前级的进位信号中的一个以及第一时钟信号和基本与该第一时钟信号反相的第二时钟信号中的一个输出当前级的输出信号；进位部件，用于基于所述开始信号和在前级的进位信号中的一个以及所述第一时钟信号和第二时钟信号中的一个，输出当前级的进位信号，所述进位信号电性地与所述输出信号无关；发送所述进位信号的进位线，所述进位线具有与在前级进位线的宽度不同的宽度；和放电部件，用于基于下一级的输出信号使当前级的输出信号放电。
14.如权利要求13所述的移位寄存器，其中，对于相对于各个在前级的每个后续级，每个级的进位线的长度增加。
15.如权利要求13所述的移位寄存器，其中，所述移位寄存器包括彼此相互同步的多个栅极驱动部件。
16.如权利要求13所述的移位寄存器，其中，所述驱动部件还包括驱动晶体管，该驱动晶体管包括控制电极，用于接收所述开始信号和所述在前级进位信号中的一个；第一电极，用于接收所述第一和第二时钟信号中的一个；第二电极，用于输出当前级的输出信号；和沟道层，具有与所述在前级的驱动晶体管的沟道层长度不同的长度。
17.如权利要求13所述的移位寄存器，其中，所述进位部件还包括进位晶体管，该进位晶体管包括控制电极，用于接收所述开始信号和所述在前级的进位信号中的一个；第一电极，用于接收所述第一和第二时钟信号中的一个；第二电极，用于输出所述当前级的进位信号；和沟道层，具有与所述在前级的进位晶体管的沟道层长度不同的长度。
18.一种显示设备，包括显示面板，其包括多个栅极线、多个数据线、和多个电性地连接到所述栅极和数据线以显示图像的像素；移位寄存器，包括多个直接形成于所述显示面板上以便将多个输出信号按照顺序施加到所述栅极线上的级，每个级包括驱动部件，包括驱动晶体管，该驱动晶体管具有用于接收开始信号和在前级输出信号中的一个的控制电极、用于接收时钟信号的第一电极、用于输出当前级的输出信号的第二电极，和沟道层，该沟道层具有与所述在前级的驱动晶体管的沟道层长度不同的长度；和放电部件，用于基于下一级的输出信号使当前级的输出信号放电；和数据驱动部件，用于向所述数据线施加多个数据信号。
19.如权利要求18所述的显示设备，其中，对于相对于各个在前级的每个后续级，每个级的沟道层的长度增加。
20.如权利要求18所述的显示设备，其中，所述移位寄存器包括彼此相互同步的栅极驱动部件。
21.一种显示设备，包括显示面板，包括多个栅极线、多个数据线和多个被电性地连接到所述栅极和数据线以显示图像的像素；移位寄存器，包括多个直接形成于所述显示面板上以将多个输出信号按照顺序施加到所述栅极线上的级，每个级包括驱动部件，用于基于开始信号和在前级的进位信号中的一个以及第一时钟信号和基本上与该第一时钟信号反相的第二时钟信号中的一个输出当前级的输出信号；进位部件，包括进位晶体管，该进位晶体管具有接收所述开始信号和所述在前级的进位信号中的一个的控制电极、接收第一和第二时钟信号中的一个的第一电极、输出当前级的进位信号的第二电极和长度不同于所述在前级进位晶体管的沟道层长度的沟道层，所述进位信号电性地与所述输出信号无关；和放电部件，用于基于下一级的输出信号使所述当前级的输出信号放电；和数据驱动部件，用于向所述数据线施加多个数据信号。
22.如权利要求21所述的显示设备，其中，随着每个级的数量的增加，每个级的沟道层长度的长度增加。
23.如权利要求21所述的显示设备，其中，所述移位寄存器包括多个彼此相互同步的栅极驱动部件。
24.一种显示设备，包括显示面板，包括多个栅极线、多个数据线以及多个电性地连接到所述栅极和数据线上以显示图像的像素；移位寄存器，包括多个直接形成于所述显示面板上以按照顺序施加多个输出信号给所述栅极线的级，每个级包括驱动部件，用于基于开始信号和在前级的进位信号中的一个以及第一时钟信号和基本与该第一时钟信号反相的第二时钟信号中的一个输出所述当前级的输出信号；进位部件，用于基于所述开始信号和所述在前级的进位信号中的一个以及所述第一时钟信号和所述第二时钟信号中的一个输出所述当前级的进位信号，所述进位信号电性地与所述输出信号无关；进位线，用于发送所述进位信号，所述进位线的宽度不同于在前级进位线的长度；和放电部件，用于基于下一级的输出信号使所述当前级的输出信号放电；和数据驱动部件，用于施加多个数据信号给所述数据线。
25.如权利要求24所述的显示设备，其中，对于相对于各在前级的每个后续级，每个级的进位线的宽度增加。
26.如权利要求24所述的显示设备，其中，所述移位寄存器包括多个彼此相互同步的栅极驱动部件。
27.一种在具有多个级的移位寄存器中按照顺序输出多个输出信号的方法，每个级具有包括驱动晶体管的驱动部件，所述驱动晶体管具有控制电极、第一电极、第二电极和由彼此相互分离的第一和第二电极的末端所限定的沟道层，所述方法包括形成其长度不同于在前级的驱动晶体管的沟道层长度的沟道层；在第一电极处接收开始信号和在前级的输出信号中的一个；在第一电极处接收时钟信号；在第二电极处输出当前级的输出信号；和基于下一级的输出信号从放电部件放电所述当前级的输出信号。
28.如权利要求27所述的方法，还包括对于相对于各在前级的每个后续级，增加每个级的驱动晶体管的沟道层长度。
全文摘要
本发明的移位寄存器包括按照顺序输出多个输出信号的多个级。每个级包括驱动部件和放电部件。驱动部件包括驱动晶体管。驱动晶体管具有控制电极、第一电极、第二电极和沟道层。控制电极接收开始信号和在前级的输出信号中的一个。第一电极接收时钟信号。第二电极输出当前级的输出信号。沟道层具有不同于在前级驱动晶体管的沟道层长度的长度。放电部件基于下一级的输出信号使当前级的输出信号放电，因此，改善了移位寄存器的电特性。
文档编号G09G3/34GK1873829SQ200610087868
公开日2006年12月6日 申请日期2006年5月26日 优先权日2005年5月30日
发明者李钟焕, 林都基, 李癸宪 申请人:三星电子株式会社