移位寄存器和包括该移位寄存器的显示设备的制作方法

专利名称：移位寄存器和包括该移位寄存器的显示设备的制作方法
技术领域：
本发明涉及一种移位寄存器，更特别地，本发明涉及一种具有所述移位寄存器的显示设备。
背景技术：
近年来，对于比传统的使用阴极射线管(CRT)的电视和图像显示器更轻和更薄的平板显示器的需求已经增加了。某些较普通的平板显示器包括等离子体显示面板(PDP)、有机发光显示器(OLED)和液晶显示器(LCD)。
PDP使用通过气体放电所产生的等离子来显示字符或图像，以及OLED通过将电场施加到专门的发光有机或高分子材料上显示字符或图像。LCD通过将电场施加到在两个面板之间设置的液晶层，以及通过控制电场的强度以调节穿过液晶层的光的透射率(transmittance)上，来显示字符或图像。
LCD和OLED平板显示器每一个都包括面板单元，配有包括开关元件和显示信号线的像素；以及栅极驱动器，用于将栅极信号提供到显示信号线的栅极线上以便接通和切断开关元件。
例如，中小体积的LCD目前正被用在便携式通信终端中，诸如折叠式双显示器移动电话。这些所谓的双显示器设备具有在它们的内外侧的每一侧上的显示面板单元。
双显示器设备包括安装在其内侧上的主面板单元、安装在其外侧上的子面板单元、配有用来从外部设备发送输入信号的信号线的驱动柔性印刷电路薄膜(FPC)、将主面板单元连接到子面板单元的子FPC、以及用于控制显示设备的集成芯片。
更详细地说，集成芯片产生用来控制主面板单元和子面板单元的控制信号和驱动信号。集成芯片通常被安装在主面板单元上来作为玻璃覆晶(COGchip on glass)。
一种用于减少中小体积的显示设备的生产成本的技术是形成具有集成在面板单元的边缘上的开关元件的栅极驱动器。
本质上作为包括在一列上彼此连接的多个级的移位寄存器的栅极驱动器在第一级处接收扫描起始信号和输出栅极输出，以及在下一级处接收进位输出和输出该进位输出作为栅极输出，从而顺序产生栅极输出。
每一级都包括多个NMOS或PMOS晶体管和至少一个电容器，以及与多个时钟信号同步地产生具有90°到180°的相位差的栅极输出。
当晶体管由非晶硅组成时，在产生栅极输出之后，将晶体管维持在接通状态中，以便将施加到栅极线上的电压维持在低电压。但是，由于长时间接通晶体管，所以可以增加晶体管的阈值电压，因此导致晶体管出现故障。
目前，例如，通过使用7个晶体管来减轻阈值电压的增加。但是，在这种配置中，当具有不同相位的两个时钟信号为低时，在提供到显示面板的上部面板的栅极线和公共电极之间的寄生电容可以导致施加到栅极线上的电压的变化。当进行低压驱动时，这种变化可以引起中小体积的显示设备中特别突出(pronounce)的错误。
因此，需要一种移位寄存器，该移位寄存器能够在不受寄生电容有害影响的情况下进行低压驱动。

发明内容
根据本发明的一个方面，提供了一种移位寄存器，该移位寄存器具有用于顺序产生与多个时钟信号同步的输出信号的多个级，其中每一级都包括输入单元，用于从前一级接收扫描起始信号或输出信号以及输出所述扫描起始信号或所述输出信号来作为第一电压；第一单元，用于通过至少两个时钟信号；第二单元，用于响应于来自下一级的输出信号，输出所述至少两个时钟信号中的至少一个或第二电压；以及输出单元，用于响应于所述输入单元和第二单元的输出，产生与所述至少两个时钟信号中的至少一个同步的输出信号。
所述每一级都可以具有设置端、复位端、栅极电压端以及第一和第二时钟端，以及所述输入单元可以包括连接在所述设置端和第一触点之间的第一二极管，所述第一单元可以包括连接在所述第一时钟端和第二触点之间的第二二极管，以及连接在所述第二时钟端和第三触点之间的第三二极管。
此外，所述每一级都可以具有设置端、复位端、栅极电压端、输出端以及第一和第二时钟端，其中所述输入单元连接在所述设置端和第一触点之间并且包括具有连接到所述设置端的控制端的第一开关元件。第一单元包括连接在第一时钟端和第二触点之间的第二开关元件，以及连接在第二时钟端和第三触点之间的第三开关元件，其中第二开关元件的控制端连接到第一时钟端，以及第三开关元件的控制端连接到第二时钟端。第二单元包括在第一触点和栅极电压端之间彼此之间并联的第四和第五开关元件、在第二触点和栅极电压端之间彼此之间并联的第六和第七开关元件、以及在第三触点和栅极电压端之间连接的第八开关元件。第四和第五开关元件的控制端分别连接到复位端和第二触点，以及第六、第七和第八开关元件的控制端分别连接到第一触点、第二时钟端和第一时钟端。所述输出单元包括在第一时钟端和所述输出端之间连接的第九开关元件、在所述输出端和所述栅极电压端之间彼此之间并联的第十和第十一开关元件、以及在第一触点和所述输出端之间连接的电容，以及第九、第十和第十一开关元件的控制端分别连接到第一、第二和第三触点。
此外，所述移位寄存器可以包括第一和第二移位寄存器单元，其中第一移位寄存器单元包括连接到奇数信号线上的多个第一级，以及第二移位寄存器单元包括连接到偶数信号线上的多个第二级。
除了第一和最后级之外的每一个所述第一级都可以连接到前一个和下一个第一级，以及除了第一和最后级之外的每一个所述第二级都连接到前一个和下一个第二级。
第一起始信号可以被输入到第一寄存器单元的第一级以及第二起始信号被输入到第二寄存器单元的第一级，以及所述多个时钟信号可以包括输入到第一寄存器单元的第一和第二时钟信号以及输入到第二寄存器单元的第三和第四时钟信号，以及第一、第三、第二和第四时钟信号可以具有25％的占空比和90°的相位差。
当移位寄存器单元仅仅包括第一移位寄存器单元时，所述多个时钟信号包括输入到第一寄存器单元的第一和第二时钟信号，以及第一和第二时钟信号具有50％的占空比和180°的相位差。所述输出单元将所述电容器充电到第一电压和第二电压之间的差。
根据本发明的另一个方面，提供了一种显示设备，该显示设备包括具有像素和连接到该像素的信号线的显示面板，以及具有与多个时钟信号相同步地顺序产生输出信号并且将所产生的输出信号施加到所述信号线上的多个级的移位寄存器。每一级都包括输入单元，用于从前一级接收扫描起始信号或输出信号以及输出所述扫描起始信号或所述输出信号来作为第一电压；第一单元，用于通过至少两个时钟信号；第二单元，用于响应于来自下一级的输出信号，输出所述至少两个时钟信号中的至少一个或第二电压；以及输出单元，用于响应于所述输入单元和第二单元的输出，产生与所述至少两个时钟信号中的至少一个同步的输出信号。
所述每一级都可以具有设置端、复位端、栅极电压端以及第一和第二时钟端，以及所述输入单元可以包括连接在所述设置端和第一触点之间的第一二极管。此外，所述第一单元可以包括连接在所述第一时钟端和第二触点之间的第二二极管，以及连接在所述第二时钟端和第三触点之间的第三二极管。
此外，所述每一级都可以具有设置端、复位端、栅极电压端、输出端以及第一和第二时钟端，其中所述输入单元连接在所述设置端和第一触点之间并且包括具有连接到所述设置端的控制端的第一开关元件。第一单元包括连接在第一时钟端和第二触点之间的第二开关元件，以及连接在第二时钟端和第三触点之间的第三开关元件。第二开关元件的控制端连接到第一时钟端，以及第三开关元件的控制端连接到第二时钟端。第二单元包括在第一触点和栅极电压端之间彼此之间并联的第四和第五开关元件、在第二触点和栅极电压端之间彼此之间并联的第六和第七开关元件、以及在第三触点和栅极电压端之间连接的第八开关元件。第四和第五开关元件的控制端分别连接到复位端和第二触点，以及第六、第七和第八开关元件的控制端分别连接到第一触点、第二时钟端和第一时钟端。所述输出单元包括在第一时钟端和所述输出端之间连接的第九开关元件、在所述输出端和所述栅极电压端之间彼此之间并联的第十和第十一开关元件、以及在第一触点和所述输出端之间连接的电容，其中第九、第十和第十一开关元件的控制端分别连接到第一、第二和第三触点。
另外，第一到第十一开关元件可以由非晶硅组成，以及所述移位寄存器可以被集成在显示面板单元中。所述移位寄存器可以包括第一和第二移位寄存器单元，以及第一移位寄存器单元可以包括连接到奇数信号线上的多个第一级，以及第二移位寄存器单元可以包括连接到偶数信号线上的多个第二级。
此外，除了第一和最后级之外的每一个所述第一级都可以连接到前一个和下一个第一级，以及除了第一和最后级之外的每一个所述第二级都可以连接到前一个和下一个第二级。第一起始信号可以被输入到第一寄存器单元的第一级以及第二起始信号被输入到第二寄存器单元的第一级。
所述多个时钟信号可以包括输入到第一寄存器单元的第一和第二时钟信号以及输入到第二寄存器单元的第三和第四时钟信号，以及第一、第三、第二和第四时钟信号可以具有25％的占空比和90°的相位差。此外，所述显示设备可以是液晶显示器。
当移位寄存器单元仅仅包括第一移位寄存器单元时，所述多个时钟信号包括输入到第一寄存器单元的第一和第二时钟信号，以及第一和第二时钟信号具有50％的占空比和180°的相位差。所述输出单元将所述电容器充电到第一电压和第二电压之间的差。
根据本发明的另一个方面，提供了一对在第一和第二列中设置的移位寄存器，其包括连接到面板单元的栅极线的多个第一级和多个第二级并且接收第一和第二起始信号、第一到第四时钟信号和栅极关断电压，其中每一级都包括连接到设置端的输入单元，用于从前一级接收起始信号之一或输出以及将第一电压输出到第一触点；连接到第一和第二时钟端的第一单元，用于通过第一到第四时钟信号中的两个，其中该两个时钟信号分别具有第一和第二电压电平；连接到复位端的第二单元，用于接收来自下一级的输出信号并且将所述两个通过的时钟信号中的至少一个或第二电压输出到第二和第三触点；以及连接到栅极关断电压端的输出单元，用于接收栅极断开电压以及根据第一、第二和第三触点的电压输出与所述两个时钟信号的至少一个相同步的信号。
当上述级之一产生与第一或第二时钟信号相同步的输出信号时，前一和下一级分别产生与第三或第四时钟信号同步的输出信号。


通过参考附图详细描述本发明的示范性实施例，本发明的上述和其他特征将变得更加明显，其中图1是显示根据本发明的一个示范性实施例的液晶显示设备的示意性视图；图2是显示根据本发明的一个示范性实施例的液晶显示设备的方框图；图3是显示根据本发明的一个示范性实施例的液晶显示设备的像素的等效电路图；图4是显示根据本发明的一个示范性实施例的栅极驱动器的方框图；图5是显示图4中所示的栅极驱动器的移位寄存器的第j级的电路图；图6和7是图4中所示的栅极驱动器的信号的波形；图8是显示在栅极线和公共电压之间的寄生电容的图；以及图9是用于比较根据本发明的一个示范性实施例的移位寄存器的波形的和传统的波形的曲线图。
具体实施例方式
下文中，将参照附图详细地描述本发明的示范性实施例。
图1是显示根据本发明的一个实施例的液晶显示设备的示意性视图，图2是显示根据本发明的一个实施例的液晶显示设备的方框图，以及图3是显示根据本发明的一个实施例的液晶显示设备的像素的等效电路图。
参照图1，显示设备包括主面板单元300M、子面板单元300S、附着在主面板单元300M上的柔性印制电路(FPC)薄膜650、附着在主面板单元300M和子面板单元300S之间的子FPC 680、以及安装在显示面板单元300M上的集成芯片700。
FPC 650附着在主面板单元300M的一侧上。在FPC 650中，提供了开孔部分690，用于当以装配状态折叠FPC 650时，暴露主面板单元300M的一部分。在开孔部分690的下面，提供了将外部信号输入到其的输入单元660。此外，提供了多条信号线(未示出)，用于在输入单元660和集成芯片700之间以及在集成芯片700和主面板单元300M之间的电连接。在FPC 650中，信号线包括位于其末端部分处的衬垫(未示出)，其被用来将FPC 650连接到主面板单元300M的集成芯片700。
子FPC 680被附着在主面板单元300M的另一侧和子面板单元300S的一侧，并且包括信号线SL3和DL，用于在集成芯片700和子面板单元300S之间的电连接。
面板单元300M和300S中的每一个都包括组成屏幕的显示区域310M和310S以及外围区域320M和320S。外围区域320M和320S配有也称为的黑矩阵(未示出)的光屏蔽层。FPC 650和子FPC 680分别附着到外围区域320M和320S。
如图2中所示，面板单元300M和300S(这里示为液晶面板单元300)中的每一个都连接到包括多条栅极线G1到G2n和多条数据线D1到Dm的多个显示信号线上，并且包括基本上以矩阵安置的多个像素PX。此外，面板单元300M和300S中的每一个都包括用于将信号提供到栅极线G1到G2n的栅极驱动器400L和400R。大多数像素PX和显示信号线G1到G2n、D1到Dm被设置在显示区域310M和310S之内，以及栅极驱动器400RM和400LM和400S分别被设置在外围区域320M和320S中。其中设置了栅极驱动器400RM、400LM和400S的外围区域320M和320S具有大于显示区域310M和310S的宽度。
此外，如图1中所示，主面板单元300M的数据线D1到Dm中的某些通过子FPC 680连接到子面板单元300S。例如，两个面板单元300M和300S共享由图1中的信号线DL所表示的数据线D1到Dm中的某些数据线。
如图3中所示，由于上面板200小于下面板100(面板300的)，所以就暴露下面板100的某些区域，以及数据线D1到Dm延伸到暴露区域以连接到数据驱动器500。此外，栅极线G1到G2n的延伸到利用外围区域320M和320S覆盖的区域以连接到栅极驱动器400RM、400LM和400S。
包括位于其末端部分处以连接FPC 650和680和面板单元300M和300S的衬垫(未示出)的显示信号线G1到Gn和D1到Dm通过使用各向异性的导电薄膜(未示出)彼此电连接。
像素PX中的每一个，例如，连接到第i栅极线Gi(i＝1，2，…，n)和第j数据线Dj(j＝1，2，…，m)的像素包括连接到信号线Gi和Dj的开关元件Q、连接到开关元件Q的LC电容器CLC以及存储电容器CST。如果不需要则可以省略存储电容器CST。
开关元件Q是一种设置在下面板100上的三端子设备。开关元件Q的控制和输入端分别连接到栅极和数据线Gi和Dj，以及开关元件Q的输出端连接到LC电容器CLC以及存储电容器CST。
LC电容器CLC的各端连接到下面板100的像素电极191和上面板200的公共电极270。在两个电极191和270之间插入的液晶层3充当介电层。像素电极191连接到开关元件Q，以及公共电极270覆盖上面板200的整个表面以便接收公共电压Vcom。不同于图3中所示的，公共电极270可以被设置在下面板100上，在这种情况中，两个电极191和270中的至少一个可以以线性或条形来形成。
通过重叠提供到下面板100的像素电极191和独立信号线(未示出)并且在其间插入绝缘层来构造具有用于LC电容器CLC的辅助功能的存储电容器CST，以及将诸如公共电压Vcom的预定电压施加到独立信号线。或者，可以通过重叠像素电极191和设置在其上的前一栅极线并且在其间插入绝缘层来构造存储电容器CST。
为了实现色彩显示，像素PX中的每一个唯一地显示一种基色(例如，空间分割)，或者像素PX中的每一个根据时间交替显示基色(例如，时间分割)。可以通过基色的空间或时间组合来获得期望的色彩。基色的一个例子是诸如红，黄，蓝的基色。
图3显示了空间分割的例子。如图3中所示，每一个像素PX都包括用于表示红，黄，蓝三原色之一的滤色器230，其被提供到与像素电极191相对应的上面板200的区域。不同于图3中所示的，可以在下面板100的像素电极191上面或下面来提供滤色器230。
用于极化光的至少一个极化器(未示出)附着到液晶面板单元300的外表面。
现在参考图2，灰度电压产生器800产生与像素PX的透射率相关联的两对灰度电压组或基准灰度电压组。该两对之一具有相对于公共电压Vcom的正值，而另一对具有相对于公共电压Vcom的负值。
栅极驱动器400RM、400LM和400S连接到栅极线G1到G2n以便将根据用于接通开关元件Q的栅极接通电压Von和用于关断开关元件Q的栅极关断电压Voff的栅极信号施加到栅极线G1到G2n。这里，栅极驱动器400RM、400LM和400S通过使用相同的处理工艺被形成并且与像素PX的开关元件Q集成在一起以及通过信号线SL1、SL2和信号线SL 3分别连接到集成芯片700。栅极驱动器400S可以被设置在子面板300S的右侧处。
数据驱动器500连接到液晶面板单元300的数据线D1到Dm以便选择从灰度电压产生器800发送的灰度电压并且将所选择的灰度电压作为数据信号施加到数据线D1到Dm。但是，当灰度电压产生器800提供不是与所有的灰度而是与预定数量的灰度相关联的基准灰度电压时，数据驱动器500对该基准灰度电压进行划分以便产生用于所有灰度的灰度电压并且在所产生的灰度电压之中选择数据信号。
数据控制器600除了别的以外还控制栅极驱动器400R和400L、数据驱动器500。
集成芯片700通过提供到输入单元660和FPC 650的信号线接收外部信号并且通过提供到主面板单元300M的外围区域320M和子FPC 680的信号线将经过处理的信号提供到主面板单元300M和子面板单元300S以便控制这些元件。集成芯片700除了别的以外还包括灰度电压产生器800、数据驱动器500以及信号控制器600。
现在将描述显示设备的操作。
例如，如所示的，在图2中，将图像信号R，G和B以及输入控制信号提供到信号控制器600。从外部图形控制器(未示出)接收的输入控制信号包括，例如，垂直同步信号Vsync、水平同步信号Hsync、主时钟MCLK和数据使能信号DE。在产生栅极控制信号CONT1和数据控制信号CONT2以及处理用于面板单元300的图像信号R，G和B之后，响应于输入控制信号，信号控制器600将栅极控制信号CONT1提供到栅极驱动器400R和400L，以及将已处理的图像信号DAT和数据控制信号CONT2提供到数据驱动器500。
栅极控制信号CONT1包括用于将帧的开始通知给栅极驱动器400L和400R的垂直同步起始信号STV、用于同步栅极接通电压Von的定时的栅极时钟信号CPV、以及用于控制栅极接通电压Von的持续时间的输出使能信号OE。
数据控制信号CONT2包括用于将水平周期的开始通知给数据驱动器500的水平同步起始信号STH、用于指令数据驱动器500将合适的数据电压施加到数据线D1-Dm的负载信号LOAD或TP、以及数据时钟信号HCLK。数据控制信号CONT2还可以包括用于反转数据电压的极性(相对于公共电压Vcom)的反转控制信号RVS。
数据驱动器500从信号控制器600接收用于像素行的已处理的图像信号DAT，以及响应于来自信号控制器600的数据控制信号CONT2来将该已处理的图像信号DAT转换成模拟数据电压。从灰度电压产生器800提供的灰度电压中来选择所述模拟数据电压的电平。
响应于来自信号控制器600的栅极控制信号CONT1，栅极驱动器400L和400R将栅极接通电压Von施加到栅极线G1到G2n，由此接通连接到栅极线G1-G2n的开关元件Q。
数据驱动器500在“一个水平周期”或“1H”的持续时间内将数据电压施加到对应的数据线D1-Dm。这个持续时间等于诸如水平同步信号Hsync、数据使能信号DE和栅极时钟信号CPV的信号的一个周期性循环的持续时间。然后经由已接通的开关元件Q将数据电压提供到对应的像素。
在施加到像素的数据电压和公共电压Vcom之间的差表现为LC电容器CLC的充电电压，例如，像素电压。液晶分子具有取决于像素电压的幅度的方向性，以及那些方向性确定通过LC电容器CLC的光的极性。极化器将光极性转换成光透射率。
通过重复进行上述用于每一条栅极线的处理过程，在一个帧期间将栅极接通电压Von顺序提供到所有的栅极线G1-G2n，从而将数据电压施加到所有的像素。当一个帧结束并且下一帧开始时，将反转控制信号RVS施加到数据驱动器500以便反转用于下一帧的数据电压的极性(这称为帧反转)。或者，可以控制反转控制信号RVS以便对于每一行来反转一个帧中的数据电压的极性(这称为行反转)。此外，可以对于每一列来反转数据电压的极性(这称为列反转)。
现在将参考图4到9来描述根据本发明的另一个实施例的显示设备。
图4是显示根据本发明的一个实施例的栅极驱动器的方框图。图5是显示图4中所示的栅极驱动器的移位寄存器的第j级的电路图，以及图6和7是图4中所示的栅极驱动器的信号的波形。
如图4中所示，栅极驱动器400L和400R被设置在左右列中以便组成包括分别连接到栅极线G1到G2n的多个级410L和410R的移位寄存器，并且第一和第二垂直同步起始信号LSTV和RSTV、第一到第四时钟信号LCLK1、RCLK1、LCLK2和RCLK2以及栅极关断电压Voff被输入到那里。
级410L和410R中的每一个都包括设置端S、复位端R、栅极电压端GV、输出端OUT以及第一和第二时钟端CK1和CK2。
级410L和410R被与像素PX的开关元件Q形成在一起并且被集成在相同的衬底上。连接到奇数栅极线G1、G3、…、和G2n-1的奇数级ST1、ST3、…、ST(2n-1)被设置在左移位寄存器400L中，而连接到偶数栅极线G2、G4、…、和G2n的偶数级ST2、ST4、…、ST2n被设置在右移位寄存器400R中。
在级410L和410R中的每一个中，例如，第j级STj、前一级ST(j-2)的栅极输出，换句话说，前一级栅极输出Gout(j-2)被输入到其设置端S，下一级ST(j+2)的栅极输出，换句话说，下一级栅极输出Gout(j+2)被输入到其设置端R，以及第一和第三时钟信号LCLK1和LCLK2被输入到其时钟端CK1和CK2。输出端OUT将栅极输出Gout(j)发送到奇数栅极线G1、G3、…、和G(2n-1)和前一和下一级410L。可以提供用于发送输出到前一和下一级的进位信号的独立输出端，以及也可以提供连接到输出端OUT的缓冲器。
总的来说，级410L和410R中的每一个都与时钟信号LCLK1、RCLK1、LCLK2和RCLK2相同步地基于前一级栅极输出Gout(j-2)和下一级栅极输出Gout(j+2)来产生栅极输出。
这里，代替前一级栅极输出，将垂直同步起始信号LSTV和RSTV输入到移位寄存器400L和400R的第一级ST1和ST2。输入到左移位寄存器400L中的第一垂直同步起始信号LSTV和输入到右移位寄存器400R中的第二垂直同步起始信号RSTV是一帧周期(1-frame-period)信号，该信号包括在一个帧中的多个具有1H的宽度的脉冲之一。第二垂直同步起始信号RSTV是一种从第一垂直同步起始信号LSTV延迟了1H的信号。第一到第四时钟信号LCLK1、RCLK1、LCLK2和RCLK2具有25％的占空比、4H的周期、以及在相邻时钟信号之间的90°的相位差。
此时，当分别将第一和第三时钟信号LCLK1和LCLK2输入到第j级ST(j)的时钟端CK1和CK2时，分别将第三和第一时钟信号LCLK2和LCLK1输入到相邻的第(j-2)和第(j+2)级ST(j-2)和ST(j+2)的时钟端CK1和CK2。
为了驱动像素PX的开关元件Q，时钟信号LCLK1、RCLK1、LCLK2和RCLK2中的每一个都具有分别等于栅极接通和栅极关断电压Von和Voff的高和低电压电平。
参照图5，栅极驱动器400L和400R的每一级，例如，第j级，包括输入单元420、上拉驱动器430、下拉驱动器440以及栅极和进位输出单元450。利用至少一个NMOS晶体管T1到T11和电容器C来构造这些部件。或者，可以使用PMOS晶体管。此外，电容器C可以为在制造处理过程中在栅极和源/漏极之间形成的寄生电容。
为了描述的方便，将与时钟信号LCLK1、RCLK1、LCLK2和RCLK2的高电平相对应的电压称为高电压，而将与时钟信号LCLK1、RCLK1、LCLK2和RCLK2的低电平相对应的电压称为低电压，其强度等于栅极关断电压Voff的强度。
输入单元420包括连接到设置端S的晶体管T2，以及晶体管2的输入和控制端共同连接到设置端S以便充当二极管用并且将高电压输出到触点J1。
上拉驱动器430包括两个晶体管T9和T10，其输入和控制端共同连接到每一个时钟端CK1和CK2。晶体管T9和T10也用作二极管并且分别将高电压输出到触点J2和J3。
下拉驱动器440包括用于将低电压输出到触点J1、J2和J3的晶体管T3、T4、T7、T8和T11。晶体管T3的控制端连接到复位端R，以及晶体管T4的控制端连接到触点J2。晶体管T7、T8和T11的控制端分别连接到触点J1、第二时钟端CK2和第一时钟端CK1。
输出单元450包括连接在第一时钟端CK1和栅极关断电压端GV之间的晶体管T1、T5和T6以及电容器C以便根据触点J1、J2和J3的电压有选择性地输出第一时钟信号LCLK1和低电压。晶体管T1的控制端连接到触点J1并且通过电容器C1连接到输出端OUT。晶体管T5的控制端连接到触点J2，以及晶体管T6的控制端T6连接到触点J3。两个晶体管T5和T6的触点J2和J3连接到输出端OUT。
将参考图6和7来描述图5中所示的移位寄存器的第j级的操作。
当第j级STj产生与第一时钟信号LCLK1相同步的栅极输出时，前一和下一级ST(j-2)和ST(j+2)产生与第三时钟信号LCLK2相同步的栅极输出。
如果第三时钟信号LCLK2和前一级栅极输出Gout(j-2)变成高，则接通晶体管T2、T8和T10。晶体管T2将高电压发送到触点J1以便接通两个晶体管T1和T7，以及晶体管T10将高电压发送到触点J3以便接通晶体管T6。因此，两个晶体管T7和T8将低电压发送到触点J2，以及晶体管T6将低电压发送到输出端OUT。此外，晶体管T1被接通，使得将第一时钟信号LCLK1输出到输出端OUT。此时，由于第一时钟信号LCLK1具有低电压，所以栅极输出Gout(j)再次变成低电压。同时，利用与高和低电压之间的差相对应的电压来对电容器C进行充电。
此时，由于下一级栅极输出Gout(j+2)为低，所以复位端R的输入也为低。因此，其控制端连接到复位端R和触点J2的晶体管T3、T4和T5是处于断开的状态中。
如果前一级栅极输出Gout(j-2)和第三时钟信号LCLK2变为较低，则将触点J1从设置端S断开，使得形成浮置状态(floating state)和维持高电压。由于第一时钟信号LCLK1仍然为低，所以栅极输出Gout(j)同样也被维持为低。此时，将触点J3从第三时钟信号LCLK2断开，使得形成浮置状态。因此，如图6中所示，前一级，换句话说，高压，被维持。
如果第一时钟信号LCLK1变成高，则接通两个晶体管T9和T11。在这种状态下，该两个晶体管T9和T11彼此串联连接在第一时钟信号LCLK1和栅极关断电压Voff之间。基于接通两个晶体管T9和T7时的电阻值来确定触点J2的电势。此外，接通晶体管T7时的电阻值为低以便断开其控制端连接到触点J2的晶体管T4和T5。此外，通过接通的晶体管T11发送低电压，使得触点J3变为低，以及断开其控制端连接到触点J3的晶体管T6。因此，输出端OUT仅仅连接到第一时钟信号LCLK1并且从栅极断开电压Voff断开以便输出高电压。另一方面，电容器C的一端，换句话说，触点J1，的电势增加高电压。虽然电压被显示出等于图6中的前一电压，但是实际电压增加该高电压。
如果第一时钟信号LCLK1变成低，则断开晶体管T9和T11，以及触点J2和J 3处于浮置状态中，以便维持前一电压。由于触点J1也是在浮置状态中，所以维持前一电压，以及将晶体管T1维持在接通的状态中，以便输出端OUT输出第一时钟信号LCLK1，换句话说，低电平。
此外，由于第三时钟信号LCLK2也为低，所以将晶体管T8维持在断开的状态中。
如果下一级栅极输出Gout(j+2)变成高，则接通晶体管T3，以便将低电压发送到触点J1。因此，断开晶体管T1，使得输出端OUT从第一时钟信号LCLK1断开。
同时，第三时钟信号LCLK2变为高，使得接通晶体管T10，以及将高电压发送到触点J3。因此，接通晶体管T6，以及将输出端OUT连接到栅极断开电压Voff，以便输出端OUT连续地输出低电压。此外，由于触点J2处于浮置状态中，所以维持前一电压，换句话说，低电压。
如果下一级栅极输出Gout(j+2)和第三时钟信号LCLK2变成较低，则所有的触点J1到J3处于浮置状态中，以便维持前一电压。
综上所述，当前一级栅极输出Gout(j-2)变成高时，触点J1的电势变成高，以及在4H的时间间隔内将该触点J1的电势维持为高电压，直到下一级栅极输出Gout(j+2)变成高为止。当第三时钟信号LCLK2为高时，触点J2的电压变成低电压，以及在下一级栅极输出Gout(j+2)变成高和第一时钟信号LCLK1变成高之后触点J2的电压再次变成高电压。触点J2然后交替地连接到第一时钟信号LCLK1和栅极断开电压Voff以及从第一时钟信号LCLK1和栅极断开电压Voff断开，以便高和低电压交替保留2H的时间间隔。在分别根据第一和第三时钟信号LCLK1和LCLK2交替的时间间隔中将触点J3的电势维持为高和低电压。
如图6中所示，触点J2和J3的电势具有交互的波形，该交互的波形在除了产生栅极输出Gout(j-1)、Goutj和Gout(j+2)的时间之外的时间间隔中具有180°的相位差。因此，在触点J2为高电压的时间间隔期间，其控制端连接到触点J2的两个晶体管T4和T5将低电压发送到触点J1和输出端OUT，而在触点J3为高电压的时间间隔期间，其控制端连接到触点J3的晶体管T6将低电压发送到输出端OUT。
因此，在除了产生栅极输出Gout(j)的时间之外的时间间隔中，输出端OUT一直连接到栅极断开电压Voff以便输出低电压。换句话说，栅极线G1到G2n不是处于恢复状态中，而是栅极线G1到G2n一直连接到恒定的电压。因此，如图8中所示，能使由在例如第j个栅极线Gj和公共电压Vcom之间的寄生电容Cp所导致的耦合效果最小化，以便能产生稳定的栅极输出。
图9是用于比较根据本发明的一个实施例的使用11个晶体管的栅极输出a的波形和传统的使用7个晶体管的栅极输出b的波形的曲线图。在图9中，由圆圈C所指示的波形显示由寄生电容Cp所导致的耦合度。如所能观测到的，栅极输出a具有比栅极输出b低的耦合度。这是因为如图6中所示的两个触点J2和J3的电势之一被维持为高电压，使得即使当两个时钟信号LCLK1和LCLK2都为低时，输出端的电压也一直为低。
如上所述，参考本发明的一个实施例，由于将AC电压施加到晶体管T4、T5和T6，所以能防止晶体管变坏。
在本发明的另一个实施例中，可以提供进位输出单元，该进位输出单元具有与输出单元450相同的结构并且被连接在第一时钟信号LCLK1和栅极电压端GV之间以便执行到前一和下一级的输出。
此外，虽然显示了在显示面板单元300的两侧处设置的双栅极驱动器，但是也可以将本发明的一个实施例应用到在显示面板单元300的一侧处设置的单一栅极驱动器上。可以通过设置该两个时钟信号的占空比和相位差，例如，分别将时钟信号LCLK1和LCLK2设置到50％和180°，来实现单一栅极驱动器的结构。
因此，根据本发明的一个实施例，提供了用作二极管的晶体管T9和T10以及其控制端连接到时钟信号LCLK1和LCLK2的晶体管T8和T11，以便即使当两个时钟信号LCLK1和LCLK2或两个时钟信号RCLK1和RCLK2都为低时，也能使耦合效应最小化和产生稳定的栅极输出。
虽然已经参考示范性实施例详细描述了本发明，但是本领域技术人员将理解，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，这里可以做出形式和细节上的各种变化。
权利要求
1.一种移位寄存器，具有用于顺序产生与多个时钟信号同步的输出信号的多个级，其中每一级都包括输入单元，用于从前一级接收扫描起始信号或输出信号以及输出所述扫描起始信号或所述输出信号来作为第一电压；第一单元，用于通过至少两个时钟信号；第二单元，用于响应于来自下一级的输出信号，输出所述至少两个时钟信号中的至少一个或第二电压；以及输出单元，用于响应于所述输入单元和第二单元的输出，产生与所述至少两个时钟信号中的至少一个同步的输出信号。
2.根据权利要求1所述的移位寄存器，其中，所述每一级都具有设置端、复位端、栅极电压端以及第一和第二时钟端，以及其中所述输入单元包括连接在所述设置端和第一触点之间的第一二极管，其中所述第一单元包括连接在所述第一时钟端和第二触点之间的第二二极管；以及连接在所述第二时钟端和第三触点之间的第三二极管。
3.根据权利要求1所述的移位寄存器，其中，所述每一级都具有设置端、复位端、栅极电压端、输出端以及第一和第二时钟端，其中所述输入单元连接在所述设置端和第一触点之间并且包括具有连接到所述设置端的控制端的第一开关元件，其中第一单元包括连接在第一时钟端和第二触点之间的第二开关元件；以及连接在第二时钟端和第三触点之间的第三开关元件，其中第二开关元件的控制端连接到第一时钟端，以及第三开关元件的控制端连接到第二时钟端，其中第二单元包括在第一触点和栅极电压端之间彼此并联的第四和第五开关元件；在第二触点和栅极电压端之间彼此并联的第六和第七开关元件；以及在第三触点和栅极电压端之间连接的第八开关元件，其中第四和第五开关元件的控制端分别连接到复位端和第二触点，以及第六、第七和第八开关元件的控制端分别连接到第一触点、第二时钟端和第一时钟端，其中所述输出单元包括在第一时钟端和所述输出端之间连接的第九开关元件；在所述输出端和所述栅极电压端之间彼此并联的第十和第十一开关元件；以及在第一触点和所述输出端之间连接的电容器，以及其中第九、第十和第十一开关元件的控制端分别连接到第一、第二和第三触点。
4.根据权利要求3所述的移位寄存器，其中，所述移位寄存器包括第一和第二移位寄存器单元，以及其中第一移位寄存器单元包括连接到奇数信号线上的多个第一级，以及第二移位寄存器单元包括连接到偶数信号线上的多个第二级。
5.根据权利要求4所述的移位寄存器，其中，除了第一和最后级之外的每一个所述第一级都连接到前一个和下一个第一级，以及除了第一和最后级之外的每一个所述第二级都连接到前一个和下一个第二级。
6.根据权利要求5所述的移位寄存器，其中，第一起始信号被输入到第一寄存器单元的第一级以及第二起始信号被输入到第二寄存器单元的第一级。
7.根据权利要求6所述的移位寄存器，其中，所述多个时钟信号包括输入到第一寄存器单元的第一和第二时钟信号以及输入到第二寄存器单元的第三和第四时钟信号，以及其中第一、第三、第二和第四时钟信号具有25％的占空比和90°的相位差。
8.根据权利要求1所述的移位寄存器，其中，所述移位寄存器单元包括第一移位寄存器单元，其中所述多个时钟信号包括输入到第一寄存器单元的第一和第二时钟信号，其中第一和第二时钟信号具有50％的占空比和180°的相位差。
9.根据权利要求1所述的移位寄存器，其中，所述输出单元利用与第一电压和第二电压之间的差相对应的电压来对所述电容器进行充电。
10.一种显示设备，包括面板单元，具有像素和连接到该像素的信号线；以及移位寄存器，具有用于顺序产生与多个时钟信号同步的输出信号并且将所产生的输出信号施加到所述信号线上的多个级，其中每一级都包括输入单元，用于从前一级接收扫描起始信号或输出信号以及输出所述扫描起始信号或所述输出信号来作为第一电压；第一单元，用于通过至少两个时钟信号；第二单元，用于响应于来自下一级的输出信号，输出所述至少两个时钟信号中的至少一个或第二电压；以及输出单元，用于响应于所述输入单元和第二单元的输出，产生与所述至少两个时钟信号中的至少一个同步的输出信号。
11.根据权利要求10所述的显示设备，其中所述每一级都具有设置端、复位端、栅极电压端以及第一和第二时钟端，以及其中所述输入单元包括连接在所述设置端和第一触点之间的第一二极管，其中所述第一单元包括连接在所述第一时钟端和第二触点之间的第二二极管；以及连接在所述第二时钟端和第三触点之间的第三二极管。
12.根据权利要求10所述的显示设备，其中，所述每一级都具有设置端、复位端、栅极电压端、输出端以及第一和第二时钟端，其中所述输入单元连接在所述设置端和第一触点之间并且包括具有连接到所述设置端的控制端的第一开关元件，其中第一单元包括连接在第一时钟端和第二触点之间的第二开关元件；以及连接在第二时钟端和第三触点之间的第三开关元件，其中第二开关元件的控制端连接到第一时钟端，以及第三开关元件的控制端连接到第二时钟端，其中第二单元包括在第一触点和栅极电压端之间彼此并联的第四和第五开关元件；在第二触点和栅极电压端之间彼此并联的第六和第七开关元件；以及在第三触点和栅极电压端之间连接的第八开关元件，其中第四和第五开关元件的控制端分别连接到复位端和第二触点，以及第六、第七和第八开关元件的控制端分别连接到第一触点、第二时钟端和第一时钟端，其中所述输出单元包括在第一时钟端和所述输出端之间连接的第九开关元件；在所述输出端和所述栅极电压端之间彼此并联的第十和第十一开关元件；以及在第一触点和所述输出端之间连接的电容器，以及其中第九、第十和第十一开关元件的控制端分别连接到第一、第二和第三触点。
13.根据权利要求12所述的显示设备，其中，第一到第十一开关元件由非晶硅组成。
14.根据权利要求13所述的显示设备，其中，所述移位寄存器被集成在所述面板单元中。
15.根据权利要求14所述的显示设备，其中，所述移位寄存器包括第一和第二移位寄存器单元，以及其中第一移位寄存器单元包括连接到奇数信号线上的多个第一级，以及第二移位寄存器单元包括连接到偶数信号线上的多个第二级。
16.根据权利要求15所述的显示设备，其中，除了第一和最后级之外的每一个所述第一级都连接到前一个和下一个第一级，以及除了第一和最后级之外的每一个所述第二级都连接到前一个和下一个第二级。
17.根据权利要求16所述的显示设备，其中，第一起始信号被输入到第一寄存器单元的第一级以及第二起始信号被输入到第二寄存器单元的第一级。
18.根据权利要求17所述的显示设备，其中，所述多个时钟信号包括输入到第一寄存器单元的第一和第二时钟信号以及输入到第二寄存器单元的第三和第四时钟信号，以及其中第一、第三、第二和第四时钟信号具有25％的占空比和90°的相位差。
19.根据权利要求10所述的显示设备，其中，所述显示设备是液晶显示器。
20.根据权利要求10所述的显示设备，其中，所述移位寄存器单元包括第一移位寄存器单元，其中所述多个时钟信号包括输入到第一寄存器单元的第一和第二时钟信号，其中第一和第二时钟信号具有50％的占空比和180°的相位差。
21.根据权利要求10所述的显示设备，其中，所述输出单元利用与第一电压和第二电压之间的差相对应的电压来对所述电容器进行充电。
22.一对在第一和第二列中设置的移位寄存器，其包括连接到面板单元的栅极线的多个第一级和多个第二级并且接收第一和第二起始信号、第一到第四时钟信号和栅极关断电压，其中每一级都包括连接到设置端的输入单元，用于从前一级接收起始信号之一或输出以及将第一电压输出到第一触点；连接到第一和第二时钟端的第一单元，用于通过第一到第四时钟信号中的两个，其中该两个时钟信号分别具有第一和第二电压电平；连接到复位端的第二单元，用于接收来自下一级的输出并且将所述两个通过的时钟信号中的至少一个或第二电压输出到第二和第三触点；以及连接到栅极断开电压端的输出单元，用于接收栅极断开电压以及根据第一、第二和第三触点的电压输出与所述两个时钟信号中的至少一个同步的信号。
23.根据权利要求22所述的移位寄存器，其中，当上述级之一产生与第一或第二时钟信号同步的输出信号时，前一和下一级分别产生与第三或第四时钟信号同步的输出信号。
全文摘要
本发明提供了一种移位寄存器和具有该移位寄存器的显示设备。所述移位寄存器具有用于顺序产生与多个时钟信号同步的输出信号的多个级。所述多个级中的每一个都包括输入单元，用于从前一级接收扫描起始信号或输出信号以及输出所述扫描起始信号或所述输出信号来作为第一电压；第一单元，用于通过至少两个时钟信号；第二单元，用于响应于来自下一级的输出信号，输出所述至少两个时钟信号中的至少一个时钟信号或第二电压；以及输出单元，用于响应于所述输入单元和第二单元的输出，产生与所述至少两个时钟信号中的至少一个时钟信号同步的输出信号。
文档编号G09G3/34GK1881474SQ20061009268
公开日2006年12月20日 申请日期2006年6月13日 优先权日2005年6月13日
发明者鱼基汉, 朴商镇, 李柱亨, 金炯杰, 李明雨 申请人:三星电子株式会社