电压控制象素电路、显示系统及其驱动方法

专利名称：：电压控制象素电路、显示系统及其驱动方法
技术领域：
：本发明涉及一种发光设备显示器，并且尤其涉及一种用于发光设备显示器的驱动技术。
背景技术：
：由于比有源矩阵液晶显示器有优点，最近，具有非晶硅(a-Si)、多晶硅、有机的或其他驱动底板的有源矩阵有机发光二极管(AMOLED)显示器变得越来越具有吸引力。使用非晶硅底板的AMOLED显示器，例如，具有包括低温制备和低成本制备的优点，低温制备的优点扩大了不同基板的使用并且能够实现灵活显示，并且低成本制备的优点能够生产出具有宽观察视角的高分辨率显示器。AMOLED显示器包括象素的行和列阵列，每个阵列具有有机发光二极管(OLED)和设置在行和列阵列中的底板电子元件(backplaneelectronics)。由于OLED是电流驱动设备，AMOLED的象素电路应该能够提供准确的和不变的驱动电流。图1示出了美国专利号5748160所公开的象素电路。图1的象素电路包括OLED10、驱动薄膜晶体管(TFT)11、开关TFT13和储存电容14。驱动TFT11的漏极端连接到OLED10上。驱动TFT11的栅极端(gateterminal)通过开关TFT13连接到列线12。当象素电路从列线12断开时，连接在驱动薄膜晶体管11的栅极端和地之间的储存电容14用于保持驱动薄膜晶体管11的栅极端的电压。通过OLED10的电流强烈地依赖于驱动TFT11的特性参数。由于驱动TFT11的特性参数，尤其偏压下的阈值电压，随着时间变化，并且这些变化对于不同的象素不同，感应图像失真(inducedimagedistortion)会很大而不能接受。美国专利号6229508公开了一种电压控制象素电路，其提供独立于驱动TFT的阈值电压的电流到OLED。在该象素中，驱动TFT的栅-源电压包括编程电压和驱动TFT的阈值电压。美国专利号6229508的缺点是象素电路需要额外的晶体管并且较复杂，其导致了显示器的增益减少、象素孔径减小和寿命减小。另一个使得象素电路对驱动晶体管的阈值电压的变化更加不敏感的方法是使用电流控制象素电路，例如，在美国专利号6734636中公开的象素电路。在传统的电流控制象素电路中，驱动TFT的栅-源电压基于在下一个结构(nextframe)中流过的电流自调节，因此，OLED电流比较少依赖于驱动TFT的电流-电压特性。电流控制象素电路的缺点是由于大的线路容量，与低的控制电流水平有关的耗费(overhead)出现在列线充电时间。
发明内容本发明的目的在于提供一种消除或者减轻现有系统的至少一个缺点的方法和系统。根据本发明的一个方面，本发明提供了一种象素电路，其包括具有第一电极和第二电极的发光设备；具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的第一端连接到发光设备的第一电极；具有第一和第二端的第一电容，第一电容的第一端连接到驱动晶体管的栅极端，第一电容器的第二端连接到驱动晶体管的第一端和发光设备的第一电极；具有栅极端、第一端和第二端的第一开关晶体管，第一开关晶体管的第一端连接到驱动晶体管的栅极端和第一电容器的第一端；和用于在象素电路的编程周期内本地调节象素电流的编程电路，该可编程电路具有可编程晶体管，可编程晶体管连接到发光设备的第一电极并且在象素电路的编程周期内偏置。根据本发明的另一个方面，本发明提供了一种显示系统，其包括包括多个象素电路的显示阵列，用于驱动显示阵列以建立编程周期和驱动周期的驱动系统；和用于控制驱动系统的控制器，每个象素电路包括具有第一电极和第二电极的发光设备；具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的第一端连接到发光设备的第一电极；具有第一和第二端的第一电容器，第一电容器的第一端连接到驱动晶体管的第一端，第一电容器的第二端连接到驱动晶体管的第一端和发光设备的第一电极；具有栅极端、第一端和第二端的第一开关晶体管，第一开关晶体管的第一端连接到驱动晶体管的栅极端和第一电容器的第一端；和用于在编程周期内本地调节象素电路的编程电路，编程电路具有可编程的晶体管，可编程的晶体管连接到发光设备的第一电极并且在编程周期内偏置。根据本发明的另一个方面，本发明提供了一种驱动象素电路的方法，象素电路包括具有第一电极和第二电极的发光设备；具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的第一端连接到发光设备的第一电极；具有第一和第二端的第一电容器，第一电容器的第一端连接到驱动晶体管的栅极端，第一电容器的第二端连接到驱动晶体管的第一端和发光设备的第一电极；具有栅极端、第一端和第二端的第一开关晶体管，第一开关晶体管的第一端连接到驱动晶体管的栅极端和第一电容器的第一端；和具有可编程晶体管的可编程电路，可编程晶体管连接到发光设备的第一电极；该方法包括以下步骤在象素电路的编程周期内，偏置可编程晶体管以本地调节象素电流；在象素电路的驱动周期内，使得可编程晶体管关闭。根据本发明的另一方面，本发明提供了一种象素电路，其包含短期偏置条件，在该偏置条件下可编程TFT是稳定的。根据本发明的另一方面，本发明提供了一种象素电路结构，其包括具有一个编程部分和一个驱动部分的两个分离的部分，其中可编程部分在一小部分时间框内承受压力并且调节象素电流，同时，驱动部分驱动OLED。本发明的概述没有必要描述本发明的所有特征。通过下面结合附图对实施例的详细描述，本领域的技术人员将更容易理解本发明的其他方面和特征。通过下面的附图，本发明的这些和其他特性将变得更加清楚，在所述附图中都添加了附图标记，其中图1是常规2-TFT电压控制象素电路的图；图2是本发明实施例的象素电路的图；图3是用于驱动图2的象素电路的波形例子的时间图；图4是具有图2的象素电路的显示系统的图；图5是本发明的另一实施例的象素电路的图；图6是用于驱动图5的象素电路的波形例子的时间图；图7是具有图5的象素电路的显示系统的图；图8是本发明的另一实施例的象素电路的图；图9是用于驱动图8的象素电路的波形例子的时间图；图10是本发明的另一实施例的象素电路的图；图11是用于驱动图10的象素电路的波形例子的时间图；图12是应用到图4和图7阵列的编程和驱动周期的例子的时间图；图13是应用到图2和图3的驱动技术的仿真结果的图。具体实施例方式利用具有有机发光二极管(OLED)和驱动薄膜晶体管(TFT)的象素描述本发明的实施例。OLED可以为NIP反向或者PIN非反向OLED。然而，象素还可以包括除了OLED外的任意发光设备，并且象素可以包括除了TFT外的任意驱动晶体管。需要注意，在说明书中，“象素电路”和“象素”可以互换使用。本发明的实施例提供本地参考的电压控制象素电路，其中，稳定的偏压条件用于象素电路的一部分(可编程部分)，并且在本地的象素电路编程周期中，编程电路被用于调整象素电流。本发明的实施例提供用于驱动电压控制象素的技术以提供稳定的电流源到OLED。本发明的实施例提供一种用于驱动电压控制象素的列/行的技术以提供稳定的发光设备显示操作。图2示出了本发明的实施例的本地参考的电压控制象素电路20。象素电路20包括OLED22、存储电容24、驱动晶体管26、开关晶体管28和具有可编程晶体管30的可编程电路。选择线SEL[n]连接到开关晶体管28。信号线VDATA1连接到可编程晶体管30。信号线VDATA2连接到开关晶体管28。负电压线SEL[n+1]连接到可编程晶体管30。正电压线VDD连接到驱动晶体管26。晶体管26、28和30是n-型TFT。然而，晶体管26、28和30可以为p-型晶体管。应用到象素电路20的驱动技术还可以应用到具有p-型晶体管的补充象素电路(complementarypixelcircuit)。晶体管26、28和30可以利用非晶硅、纳米级/微米级晶体硅、多晶硅、有机半导体技术(例如，有机TFT)、NMOS/PMOS技术或者CMOS技术(例如，MOSFET)。多个象素电路20可以形成AMOLED显示器。通过开关晶体管28，驱动晶体管26的栅极端连接到VDATA2。驱动晶体管26的漏极端连接到VDD。驱动晶体管26的源极端连接到OLED22的阳电极(在节点B1处)。OLED22的阴极电极连接到通常的接地。开关晶体管28的栅极端连接到SEL[n]。开关晶体管28的漏极端连接到VDATA2。开关晶体管28的源极端连接到驱动晶体管26的栅极端(在节点A1处)。可编程晶体管(programmingtransistor)30的栅极端连接到VDATA1。可编程晶体管30的漏极端连接到OLED22的阳极端(在节点B1处)。可编程晶体管30的源极端连接到SEL[n+1]。储存电容24的一端连接到节点A1处的驱动晶体管26的栅极端和开关晶体管28的源极端。在节点B1处，存储电容24的另一端连接到驱动晶体管26的源极端、可编程晶体管30的漏极端和OLED22的阳极端。由于在偏置条件下，可编程晶体管30为稳定的本地参考晶体管(stablelocalreferencetransistor)，并且在作为本地电流源的象素电路的编程周期中被用于调节象素电流。因此，尽管有驱动晶体管26和OLED22的老化效应，象素电流仍变得稳定。需要注意的是，在说明书中，术语“可编程晶体管”和“本地参考晶体管”可以互换使用。图3为应用到图2的象素电路20的波形例子的时间图。参考图2和图3，象素电路20的操作包括编程周期X11和驱动周期X12。SEL[n+1]在第n行和第n+1行之间共享，并且在第n行和第n+1行的编程周期内作为两个不同的角色。在第n行的编程周期内，SEL[n+1]用于提供信号VSS。在第n+1行的编程周期内，SEL[n+1]用于提供第n+1行的地址信号。因此，在第n行的第二编程周期X12内，其还为第n+1行的第一编程周期X11，SEL[n+1]变成高压以调整第n+1行。第一运行周期X11SEL[n]是高的并且SEL[n+1]具有负电压VSS。VDATA2变成偏置电压VB，并且VDATA1具有编程电压Vp+VSS。在X11内，在节点A1处的电压为VB。因此，在节点B1处的电压可以写为ΔVT＝((W/L)T3/(W/L)T1)1/2VT3-VT1...(2)VP＝VDATA1-VSEL[n+1]...(3)其中，VB1代表节点B1的电压，VT1代表驱动晶体管26的阈值电压，VT3代表可编程晶体管30的阈值电压，(W/L)T1是驱动晶体管26的纵横比，和(W/L)T3是可编程晶体管30的纵横比。第二运行周期X12因为下一个行编程周期，SEL[n]较低，SEL[n+1]较高。在驱动周期X12内，SEL[n+1]的电压改变。这是由于下面所描述的下一个行的编程周期，并且其不影响电流行的编程。在X12内，节点B1处的电压变成VOLED，并且节点A1处的电压变成其中，VOLED代表OLED22处的电压。驱动晶体管26的栅-源电压VGS如下VGS＝((W/L)T3/(W/L)T1)1/2VP+ΔVT...(5)在该实施例中，可编程晶体管30仅仅在第一运行周期X11正偏置，并且在时间框的其他时间内不会正偏置。由于可编程晶体管30仅仅在一小部分时间内是开的，阈值电压VT3的变化是可以忽略的。因此，在运行周期X21内的驱动晶体管26的电流独立于其阈值电压和OLED特性的变化。图4示出了具有图2的象素电路的显示系统。图4的VDD[j/2]和VDD[j/2+1]对应图2的VDD。图4的VDATA1[j]和VDATA[j+1]对应图2的VDATA1。VDATA2[j]和VDATA2[j+1]对应图2的VDATA2。图4的SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]对应图2的SEL[n]或者SEL[n+1]。在图4中，6个象素电路被作为例子示出。图4的显示系统包括多于6个的象素电路。在图4中，作为例子示出了两个VDATA1线、两个VDATA2线、两个VDD线和四个SEL线。图4的显示系统可以包括多于两个的VDATA1线、多于两个的VDATA2线、多于两个的VDD线和多于四个的SEL线。图4的显示阵列40为具有多个图2的象素电路20的AMOLED显示器。在阵列40中，象素电路20以行和列设置。VDATA1[i]和VDATA1[i+1]在显示器阵列40的普通列象素之间共享。VDATA2[i]和VDATA2[i+1]在显示器阵列40的普通列象素之间共享。SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]在显示阵列40内的普通行象素间共享。VDD[j/2]和VDD[j/2+1]在显示阵列40内的普通行象素间共享。为了节省面积并且增加孔径比，VDD[j/2](VDD[j/2+1])在两个连续的行之间共享。驱动器42用于驱动VDATA1[j]、VDATA1[j+1]，驱动器44用于驱动VDATA2[j]、VDATA2[j+1]。驱动器42和44中的一个包含显示数据，而另外一个不包含显示数据。根据线性接口的需要，驱动器42和44可以位于显示器的两边。驱动器46用于驱动VDD[j/1]、VDD[j/2+1]和SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]。然而，VDD[j/1]、VDD[j/2+1]的驱动器可以独立于SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]的驱动器设置。控制器48控制驱动器42、44和46以驱动上面所描述的象素电路。图5示出了本发明的另一个实施例的本地参考电压编程象素电路60。象素电路60包括OLED62、存储电容64、驱动晶体管66、开关晶体管68和具有可编程晶体管70的可编程电路。选择线SEL[n]连接到开关晶体管68上。单线VDATA连接到可编程晶体管70。负电压线SEL[n+1]连接到可编程晶体管70。正电压线VDD连接到驱动晶体管66和开关晶体管68。VDD中的电压是可控制的。晶体管66、68和70是n-型TFT。然而，晶体管66、68和70可以为p-型晶体管。应用到象素电路60的驱动技术还可应用到具有p-型晶体管的补充象素电路。晶体管66、68和70可以使用非晶硅、纳米级/微米级晶硅、多晶硅、有机半导体技术(例如，有机TFT)、NMOS/PMOS技术或者CMOS技术(例如，MOSFET)制备。多个象素电路60可以形成AMOLED显示器。驱动晶体管66的栅极端通过开关晶体管68连接到VDD。驱动晶体管66的漏极端连接到VDD。驱动晶体管66的源极端连接到OLED62(节点B2处)的阳极电极。OLED62的阴极端连接到通常的接地。存储电容64的一端连接到节点A2处的驱动晶体管66的栅极端和开关晶体管68的源极端。存储电容64的另一端连接到节点B2处的驱动晶体管66的源极端、可编程晶体管70的漏极端和OLED62的阳极电极。由于偏置条件，可编程晶体管70为稳定的本地参考晶体管，并且在编程周期内用于调节象素电流。因此，尽管有驱动晶体管66和OLED62的老化效应，象素电流仍变得稳定。图6示出了应用到图5的象素电路的波形例子的时间图。参考图5和图6，象素电路60的运行包括编程周期X21和驱动周期X22。如上面所描述，SEL[n+1]在第n和n+1行共享，并且在第n和n+1行的编程周期内作为两个不同的角色。在第n行的编程周期内，SEL[n+1]用于提供VSS信号。在第n+1行的编程周期内，SEL[n+1]用于提供第n+1行的地址信号。因此，在第n行的第二编程周期X22，其还为n+1行的第一编程周期X21，SEL[n+1]变成高电压以调整(address)第n+1行。第一运行周期X21SEL[n]是高的并且SEL[n+1]具有负电压VSS。VDATA变成编程电压VP+VSS，并且VDD具有偏置电压VB。在X21内，节点A2处的电压为VB。因此，节点B2处的电压可以写为ΔVT＝((W/L)T3/(W/L)T1)1/2VT3-VT1...(7)Vp＝VDATA1-VSEL[n+1]...(8)其中，VB2代表节点B2的电压，VT1代表驱动晶体管66的阈值电压，VT3代表可编程晶体管70的阈值电压，(W/L)T1为驱动晶体管66的纵横比，并且(W/L)T3为可编程晶体管70的纵横比。第二运行周期X21由于下一个行编程周期，SEL[n]是低的，SEL[n+1]是高的。在驱动周期X22内，SEL[n+1]的电压是可以改变的。这是由于下面所描述的下一个行的编程周期，不会影响电流行的编程。在X22内，节点B2处的电压变成VOLED，并且节点A2处的电压变成驱动晶体管66的栅-源电压VGS如下VGS＝((w/L)T3/(w/L)T1)1/2VP+VT1-VT3...(10)在该实施例中，编程晶体管70仅仅在第一运行周期X21内正偏置，并且在时间框内的其他时间不会正偏置。由于编程晶体管70仅仅在小部分时间打开，阈值电压VT3的变化可以忽略。因此，在运行周期内的驱动晶体管66的电流独立于其阈值电压和OLED特性的变化。图7示出了图5的具有象素电路60的显示系统。图7的VDD[j/2]和VDD[j/2+1]对应图5的VDD。图7的VDATA1[i]和VDATA1[i+1]对应图5的VDATA。图7的SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]对应图5的SEL[n]或者SEL[n+1]。在图7中，作为例子示出了6个象素电路。图4的显示系统包括多于6个象素电路。在图7中，两个VDATA线、两个VDD线和四个SEL线作为例子示出。图7的显示系统包括多于两个的VDATA线、多于两个的VDD线和多于4个的SEL线。图7的显示阵列80为具有多个图5的象素电路10的AMOLED显示器。象素电路以行和列设置。VDATA[i]和VDATA[i+1]在显示阵列80内的普通列象素间共享。SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]在显示阵列80内的普通行象素间共享。VDD[j/2]和VDD[j/2+1]在显示阵列80内的普通行象素之间共享。为了节省面积并且增加孔径比，VDD[j/2](VDD[j/2+1])在两个连续的行之间共享。驱动器82被设置为驱动VDATA[j]、VDATA[j+1]。驱动器84设置为驱动VDD[j/1]、VDD[j/2+1]、SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]。然而，VDD[j/1]、VDD[j/2+1]驱动器可以独立于SEL[j]、SEL[j+1]、SEL[j+2]、SEL[j+3]的驱动器设置。控制器86控制驱动器82和84以驱动上面所描述的象素电路。图8示出了本发明的另一个实施例的本地参考电压控制象素电路90。象素电路90包括OLED92、存储电容94、驱动晶体管96、开关晶体管98和编程电路106。编程电路106包括编程晶体管100、开关晶体管102和存储电容104。选择线SEL[n]连接到开关晶体管98。单线VDATA1连接到开关晶体管102。单线VDATA2连接到开关晶体管98。负电压线SEL[n+1]连接到编程晶体管100。正电压线VDD连接到驱动晶体管96。图4的阵列结构可以用于图8的象素电路90。晶体管96、98、100和102为n-型TFT。然而，晶体管96、98、100和102可以为p-型晶体管。应用到象素电路90的驱动技术还可以应用到具有p-型晶体管的补充象素电路。晶体管96、98、100和102可以利用非晶硅、纳米级/微米级晶硅、多晶硅、有机半导体技术(例如，有机TFT)、NMOS/PMOS技术或者COMS技术(例如，MOSFET)。多个象素电路90可以形成AMOLED显示器。驱动晶体管96的栅极端通过开关晶体管98连接到VDATA2。驱动晶体管96的漏极端连接到VDD。驱动晶体管96的源极端连接到OLED92(在节点B3处)的阳极电极。OLED92的阴极电极连接到通常的接地。开关晶体管98的栅极端连接到SEL[n]。开关晶体管98的漏极端连接到VDATA2。开关晶体管98的源极端连接到驱动晶体管96的栅极端(在节点A1处)。可编程晶体管100的栅极端通过开关晶体管102连接到VDATA1。可编程晶体管100的漏极端连接到OLED92的阳极端(在节点B3处)。可编程晶体管100的源极端连接到SEL[n+1]。开关晶体管102的栅极端连接到SEL[n]。开关晶体管102的源极端连接到VDATA1。开关晶体管102的漏极端连接到可编程晶体管100的栅极端(在节点C3处)。存储电容94的一端连接到节点A3处的驱动晶体管96的栅极端和开关晶体管98的源极端。存储电容94的另一端连接到节点B3处的驱动晶体管96的源极端、开关晶体管90的漏极端和OLED92的阳极电极。存储电容104的一端连接到节点C3处的可编程晶体管100的栅极端和开关晶体管102的漏极端。存储电容104的另一端连接到SEL[n+1]。现在详细描述可编程电路106。象素电路90的运行包括编程周期和驱动周期。由于偏置条件，可编程晶体管100为稳定的本地参考晶体管并且在编程周期内用于调节象素电流。在可编程周期内，通过开关晶体管102，可编程电压被写进存储电容104，并且可编程晶体管100调节象素电流。在驱动周期内，复位电压被写进存储电容104并且因此关闭可编程晶体管100。因此，象素电流流过OLED92。由于可编程晶体管100仅仅在可编程周期内开，其不会经受任何阈值变化。因此，由可编程晶体管100定义的象素电流变得稳定。图9示出了应用于图8的象素电路90的波形例子的时间图。参考图8和图9，象素电路90的运行包括具有运行周期X31和X32的可编程周期和具有运行周期X33的驱动周期。如上面的描述，SEL[n+1]在第n和n+1行间共享，并且在第n和n+1行的编程周期内执行两个不同的角色。在第n行的可编程周期内，SEL[n+1]用于提供信号VSS。在第n+1行的编程周期内，SEL[n+1]用于提供第n+1行的地址信号。因此，在第n行的第二可编程周期X32内，其还为第n+1行的第一可编程周期X31，SEL[n+1]变成高电压以调整n+1行。第一运行周期X31SEL[n]是高的并且SEL[n+1]具有负电压VSS。VDATA1变成可编程电压VP+VSS，并且VDATA2具有偏置电压VB。节点C3充电到VP+VSS。节点A3充电到偏置电压VB。作为结果，节点B3处的电压变成ΔVT＝((W/L)T3/(W/L)T1)1/2VT3-VT1...(12)其中，VB3代表节点B3的电压，VT1代表驱动晶体管96的阈值电压，并且VT3代表可编程晶体管100的阈值电压，(W/L)T1是驱动晶体管96的纵横比，和(W/L)T3为可编程晶体管100的纵横比。驱动晶体管96的栅-源电压如下VGS＝((W/L)T3/(W/L)T1)1/2VP+VT1-VT3...(13)在X32和X33内VGS保持相同的值。第二运行周期X32SEL[n]变成中间电压，其中开关晶体管98关闭并且开关晶体管102开。VDATA1变成0。因此，可编程晶体管100关闭。第三运行周期X33由于上面所描述的下一个行编程周期，SEL[n]是低的，并且SEL[n+1]是高的。在X33内，节点C3充电到复位电压。节点B3处的电压变成VOLED，其为象素电流对应的OLED电压。因此，节点A3处的电压变成在该实施例中，可编程晶体管100仅仅在第一运行周期X31内正偏置，并且在时间框内的其他时间内不会正偏置。由于可编程晶体管100仅仅在一小部分时间内开，其阈值变化可以忽略。因此，在运行周期内的驱动晶体管96的电流独立于其阈值电压和OLED特性的变化。图10示出了本发明的另一实施例的本地参考电压可编程象素电路110。象素电路110包括OLED112、存储电容114、驱动晶体管116、开关晶体管118和可编程电路126。可编程电路126包括开关晶体管120、可编程晶体管122和存储电容124。选择线SEL[n]连接到开关晶体管118和122。信号线VDATA连接到开关晶体管122。负电压线SEL[n+1]连接到可编程晶体管120。正电压线VDD连接到晶体管116和118。VDD的电压可以改变。图7的阵列结构可以用于图10的象素电路110。晶体管116、118、120和122为n-typeTFT。然而，晶体管116、118、120和122可以为p-型晶体管。应用到象素电路110的可编程和驱动技术还可应用到具有p-型晶体管的补充象素电路。晶体管116、118、120和122可以利用非晶硅、纳米级/微米级晶硅、多晶硅、有机半导体技术(例如，有机TFT)，NMOS/PMOS技术或者CMOS技术(例如，MOSFET)制备。多个象素电路110可以形成AMOLED显示器。驱动晶体管116的栅极端通过开关晶体管118连接到VDD。驱动晶体管116的漏极端连接到VDD。驱动晶体管116的源极端连接到OLED112的阳极电极(在节点B4处)。OLED112的阴极电极连接到普通的地。开关晶体管118的栅极端连接到SEL[n]。开关晶体管118的漏极端连接到VDD。开关晶体管118的源极端连接到驱动晶体管116的栅极端(在节点A4处)。可编程晶体管120的栅极端通过开关晶体管122连接到VDATA。可编程晶体管120的漏极端连接到OLED112的阳极端(在节点B4处)。可编程晶体管120的源极端连接到SEL[n+1]。开关晶体管122的栅极端连接到SEL[n]。开关晶体管122的源极端连接到VDATA。开关晶体管122的漏极端连接到可编程晶体管120的栅极端(在节点C4处)。存储电容114的一端连接到节点A4处的驱动晶体管116的栅极端和开关晶体管118的源极端。存储电容114的另一端连接到节点B4处的驱动晶体管116的源极端、可编程晶体管120的漏极端和OLED112的阳极电极。存储电容124的一端在节点C4处连接到可编程晶体管120的栅极端和开关晶体管122的漏极端。存储电容124的另一端连接到SEL[n+1]。对可编程电路126进行详细描述。象素电路110的运行包括可编程周期和驱动周期。由于其偏置条件，可编程晶体管120为稳定的本地参考晶体管，并且在编程周期内用于调节象素电流。在编程周期内，可编程电压通过开关晶体管122被写入电容器124，并且可编程晶体管120调节象素电流。在驱动周期内，复位电压被写入电容器124并且关闭可编程晶体管120。因此，象素电流流过OLED112。由于可编程晶体管120仅仅在编程周期内开，其不会承受任何阈值变化。因此，象素电流变得稳定，所述象素电流通过可编程晶体管120限定。图11示出了应用到图10的象素电路110的波形例子的时间图。参考图10和11，象素电路110的运行包括具有运行周期X41和X42的编程周期和具有运行周期X43的驱动周期。如上面的描述，SEL[n+1]在第n和n+1行间共享，并且在第n和n+1行的编程周期内执行两个不同的角色。在第n行的编程周期内，SEL[n+1]用于提供信号VSS。在第n+1行的编程周期内，SEL[n+1]用于提供n+1行的地址信号。因此，在第n行的第二编程周期X42内，其还为n+1行的第一编程周期，SEL[n+1]变成高电压以调整第n+1行。第一运行周期X41SEL[n]是高的并且SEL[n+1]具有负电压VSS。VDATA变成可编程电压VP+VSS，并且VDD具有偏置电压VB。节点C4充电到VP+VSS。节点A4充电到偏置电压VB。作为结果，节点B4的电压变成ΔVT＝((W/L)T3/(W/L)T1)1/2VT3-VT1...(16)其中，VB4代表节点B4的电压，VT1代表驱动晶体管116的阈值电压，并且VT3代表可编程晶体管120的阈值电压，(W/L)T1为驱动晶体管116的纵横比，并且(W/L)T3为可编程晶体管120的纵横比。驱动晶体管116的栅-源电压VGS如下VGS＝((W/L)T3/(W/LT1))1/2VP+VT1-VT3...(17)在X42和X43内，VGS保持相同的值。第二运行周期X42SEL[n]变成中间电压，其中，开关晶体管118关闭，并且开关晶体管122打开。VDATA变成0。因此，可编程的晶体管120关闭。第三运行周期X43由于上面所描述的下一个行编程周期，SEL[n]是低的，并且SEL[n+1]是高的。在X43内，节点C4充电到复位电压。在节点B4处的电压变成VOLED，VOLED对应象素电流的OLED电压。作为结果，节点A4处的电压变成在该实施例中，可编程晶体管120在第一运行周期X41内正偏置。在时间框的剩余时间，可编程晶体管120不会正偏置。由于可编程晶体管120仅仅在一小部分时间内开，其阈值变化可以忽略。因此，在运行周期内，驱动晶体管116的电流独立于其阈值电压和OLED特性的变化。图12示出了图4和图7的驱动显示阵列的编程和驱动周期。在图13内，ROW(j)、ROW(j+1)和ROW(j+2)代表显示阵列的行。行的对某框的编程和驱动周期与下一个行的对相同框的编程和驱动周期重叠。每个编程和驱动周期为图3、6、8或10的编程和驱动周期。图13示出了图2和图3的电路和波形的模拟结果。该结果示出了在驱动晶体管26中应得到2伏特的阈值变化的OLED电流的变化小于4％。根据本发明的实施例，象素单元的特性变化(例如，驱动晶体管的阈值电压变化和在延长显示运行下的发光设备的衰减)通过存储电容内的电压和将其应用到驱动晶体管的栅极来补偿。因此，象素电路提供稳定的电流，该电流独立于在延长的显示运行下的驱动晶体管的阈值电压变化和OLED的衰减，其有效地改善了显示器运行的寿命。根据本发明的实施例，OLED的亮度稳定性可以通过电路补偿提高。因为电路简单，和传统的象素电路相比，保证了高产量，低制造成本和高分辨率。而且，由于其快速的设置时间，驱动技术可以应用到大面积的显示。而且，可编程电路(暂时的)与线路寄生电容分离，这点儿不象传统的电流可编程电路，其保证了快速编程。所有在此所作的引用都作为参考。本发明描述了一个或者多个实施例。然而，本领域技术人员可以理解，在不偏离本发明的权利要求所限定的范围，可以进行改变和修改。因此，权利要求书所限定的发明符合最宽的可能的解释以包括所有的这些修改和等同的结构和功能。权利要求1.一种象素电路，其包括具有第一电极和第二电极的发光设备；具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的第一端连接到发光设备的第一电极；具有第一和第二端的第一电容器，第一电容器的第一端连接到驱动晶体管的栅极端，第一电容器的第二端连接到驱动电容器的第一端和发光设备的第一电极；具有栅极端、第一端和第二端的第一开关晶体管，第一开关晶体管的第一端连接到驱动晶体管的栅极端和第一电容器的第一端；和在象素电路的编程周期内调节象素电流的编程电路，该编程电路具有可编程晶体管，可编程晶体管连接到发光设备的第一电极并且在象素电路的编程周期内偏置。2.根据权利要求1所述的象素电路，其特征在于，提供给象素电路的电压被确定以使得在编程周期内可编程晶体管为开，在象素电路的驱动周期内可编程晶体管为关。3.根据权利要求1所述的象素电路，其特征在于，可编程电路包括第二开关晶体管和第二电容器，第二开关晶体管具有栅极端、第一端和第二端，第二电容器具有第一端和第二端，可编程晶体管的栅极端连接到第二开关晶体管的第一端和第二电容器的第一端。4.根据权利要求3所述的象素电路，其特征在于，提供给象素电路的电压被确定以使得在编程周期内，编程电压通过第二开关晶体管写入第二电容器，在象素电路驱动周期，复位电压被写进第二电容器以关闭可编程晶体管。5.根据权利要求1-4的任一项所述的象素电路，其特征在于，发光设备包括有机发光二极管，并且晶体管的至少一个为n-型和p-型薄膜晶体管(TFT)。6.一种显示系统，包括显示阵列，其包括多个象素电路；驱动系统，用于驱动显示阵列以建立编程周期和驱动周期；和控制器，用于控制驱动系统；每个象素电路包括发光设备，其具有第一电极和第二电极；驱动晶体管，其具有栅极端、第一端和第二端，驱动晶体管的第一端连接到发光设备的第一电极；第一电容器，其具有第一和第二端，第一电容器的第一端连接到驱动晶体管的栅极端，第一电容器的第二端连接到驱动晶体管的第一端和发光设备的第一电极；第一开关晶体管，其具有栅极端、第一端和第二端，第一开关晶体管的第一端连接到驱动晶体管的栅极端和第一电容器的第一端；和可编程电路，用于在象素电路的编程周期内调节象素电流，编程电路具有可编程晶体管，可编程晶体管连接到发光设备的第一电极并且在象素电路的编程周期内偏置。7.根据权利要求6所述的显示系统，其特征在于，驱动系统驱动连接到第一开关晶体管的栅极端的第一线、连接到第一开关晶体管的第二端的第二线、连接到编程晶体管的栅极端的第三线，和连接到编程晶体管的第二端的第四线。8.根据权利要求7的显示系统，其特征在于，多个象素电路以行和列设置，第一线和第四线的每个在显示阵列的普通行象素电路间共享，第二线在显示阵列的普通列象素电路间共享，并且第三线在显示阵列的普通列象素电路间共享。9.根据权利要求6所述的显示系统，其特征在于，驱动系统驱动连接到第一开关晶体管的栅极端的第一线、连接到第一开关晶体管的第二端和驱动晶体管的第二端的第二线、连接到编程晶体管的栅极端的第三线，和连接到编程晶体管的第二端的第四线。10.根据权利要求9所述的显示系统，其特征在于，多个象素电流以行和列设置，第一线和第四线中的每个在显示阵列的普通行象素电路间共享，第二线在显示阵列的普通行象素电路间共享，并且第三线在显示阵列的普通列象素电路间共享。11.根据权利要求6所述的显示系统，其特征在于，编程电路包括第二开关晶体管和第二电容器，第二开关晶体管具有栅极端、第一端和第二端，第二电容器具有第一端和第二端，可编程晶体管的栅极端连接到第二开关晶体管的第一端和第二电容器的第一端。12.根据权利要求11所述的显示系统，其特征在于，驱动系统驱动连接到第一开关晶体管的栅极端和第二开关晶体管的栅极端的第一线、连接到第一开关晶体管的第二端的第二线、连接到第二开关晶体管的第二端的第三线，和连接到可编程晶体管的第二端和第二电容器的第二端的第四线。13.根据权利要求12的显示系统，其特征在于，多个象素电路以行和列设置，第一线和第四线的每个在显示阵列的普通行象素电路间共享，第二线在显示阵列的普通列象素电路间共享，和第三线在显示阵列的普通列象素电路间共享。14.根据权利要求11所述的显示系统，其特征在于，驱动系统驱动连接到第一开关晶体管的栅极端和第二开关晶体管的栅极端的第一线、连接到第一开关晶体管的第二端和驱动晶体管的第二端的第二线、连接到第二开关晶体管的第二端的第三线，和连接到编程晶体管的第二端和第二电容器的第二端的第四线。15.根据权利要求14所述的显示系统，其特征在于，多个象素电路以行和列设置，第一线和第四线的每个在显示阵列的普通行象素电路间共享，第二线在显示阵列的普通行象素电路间共享，并且第三线在显示阵列的普通列象素电路间共享。16.根据权利要求8所述的显示系统，其特征在于，在第n行的编程周期内，第四线用于提供预定的电压，在第n+1行的编程周期内，第四线用于提供第n+1行的地址信号。17.根据权利要求13所述的显示系统，其特征在于，在第n行的编程周期内，第四线用于提供预定电压，在第n+1行的编程周期内，第四线用于提供第n+1行的地址信号。18.根据权利要求10所述的显示系统，其特征在于，在第n行的编程周期内，第四线用于提供预定的电压，在第n+1行的编程周期内，第四线用于提供第n+1行的地址信号。19.根据权利要求15所述的显示系统，其特征在于，在第n行的编程周期内，第四线用于提供预定电压，在第n+1行的编程周期内，第四线用于提供第n+1行的地址信号。20.一种驱动象素电路的方法，象素电路包括具有第一电极和第二电极的发光设备；具有栅极端、第一端和第二端的驱动晶体管，驱动晶体管的第一端连接到发光设备的第一电极；具有第一和第二端的第一电容器，第一电容器的第一端连接到驱动晶体管的栅极端，第一电容器的第二端连接到驱动晶体管的第一端和发光设备的第一电极；具有栅极端、第一端和第二端的第一开关晶体管，第一开关晶体管的第一端连接到驱动晶体管的栅极端和第一电容器的第一端；和具有编程晶体管的编程电路，编程晶体管连接到发光设备的第一电极端；该方法包括以下步骤在象素电路的编程周期内，偏置编程晶体管以本地调节象素电流；在象素电路的驱动周期内，使得编程晶体管关闭。21.一种包含短期偏置条件的象素电路，其中，编程TFT为稳定的。22.一种象素电路结构，包括具有一个编程部分和一个驱动部分的两个分离的部分，其中，编程部分在一小部分时间内承受压力并且调节象素电路，驱动部分驱动OLED。23.根据权利要求21所述的象素电路，其特征在于，象素电路包括多个具有可编程的TFT的TFT，多个TFT为n-型和/或p-型TFT。24.根据权利要求21所述的象素电路，其特征在于，象素电路被提供给NIP反向的或者PIN非反向的OLED。25.根据权利要求22所述的象素电路结构，其特征在于，象素电路包括多个TFT，多个TFT为n-型和/或p-型TFT。26.根据权利要求22所述的象素电路结构，其特征在于，OLED为NIP反向的或者PIN非反向的OLED。27.根据权利要求1-4任一项所述的象素电路，其特征在于，可编程的晶体管为TFT，并且象素电路包含短期偏置条件，其中可编程的TFT为稳定的。28.根据权利要求27所述的象素电路，其特征在于，可编程的TFT为n-型或p-型TFT。29.根据权利要求27所述的象素电路，其特征在于，发光设备为OLED。30.根据权利要求29所述的象素电路，其特征在于，OLED为NIP反向的或PIN非反向的OLED。31.根据权利要求1-4任一项所述的象素电路，其特征在于，可编程的晶体管在一小部分时间框内承受压力，而驱动晶体管驱动发光设备。32.根据权利要求6-19任一项所述的显示系统，其特征在于，可编程晶体管为TFT，并且象素电路包含短期偏置条件，其中可编程TFT为稳定的。33.根据权利要求32所述的显示系统，其特征在于，可编程的TFT为n-型或p-型TFT。34.根据权利要求32所述的显示系统，其特征在于，发光设备为OLED。35.根据权利要求34所述的显示系统，其特征在于，OLED为NIP反向的或PIN非反向的OLED。36.根据权利要求6-19任一项所述的显示系统，其特征在于，可编程的晶体管在一小部分时间框内承受压力，而驱动晶体管驱动发光设备。37.根据权利要求21所述的象素电路，其特征在于，象素电路包括具有用于调节象素电路的可编程TFT的可编程部分和具有用于驱动OLED的驱动TFT的驱动部分。38.根据权利要求22所述的象素电路，其特征在于，可编程部分包括可编程TFT、可编程TFT在一小部分时间内偏置，其中可编程TFT为稳定的。全文摘要本发明提供了一种电压控制象素电路、具有所述电压控制象素电路的显示系统及其驱动方法。象素电路包括发光设备、连接到发光设备的驱动晶体管和可编程电路。可编程电路在象素电路的编程周期内调节象素电流。文档编号G09G3/22GK101151647SQ200680009980公开日2008年3月26日申请日期2006年1月26日优先权日2005年1月28日发明者阿罗基亚·内森,G·雷萨·哈因,佩曼·塞尔瓦蒂申请人:伊格尼斯创新有限公司