一种具有嵌入式存储器的显示驱动器ic的制作方法

专利名称：一种具有嵌入式存储器的显示驱动器ic的制作方法
技术领域：
本发明涉及一种用于控制显示面板上的图像显示的显示驱动器IC(集成电路)。特别是，本发明涉及具有嵌入式存储器的显示驱动器IC。2. 相关技术的描述液晶显示器(LCD)是已知的一种图像显示装置。液晶显示器具 有其上显示图像的LCD面板和LCD驱动器IC，该LCD驱动器IC是 用于控制图像显示的IC芯片。LCD驱动器IC将与该图像相对应的数 字数据(显示数据)转换为灰度电压，并且将灰度电压施加到LCD面 板的像素。由此，在LCD面板上显示图像。通常，使用SRAM (静态SRAM)作为用于存储显示数据(例如 参考日本特开专利申请JP-P2005-215643 )的存储器。SRAM可以与LCD 驱动器IC分开地提供或可以处于LCD驱动器IC内部。在SRAM处于 LCD驱动器IC内部的情况下，SRAM专称为"嵌入式SRAM(eSRAM)"。通常，当液晶显示器进入待机模式时，其中存储有显示数据的 SRAM也进入待机模式。为了降低电力消耗，在待机模式下抑制SRAM 中的漏电流是重要的。例如，在日本特开专利申请JP-P2005-215643中 所描述的蜂窝电话具有主显示和副显示两个屏幕，并且将SRAM分割 为用于主显示的存储区域和用于副显示的存储区域。根据这种蜂窝电 话，有时不使用主显示而仅使用副显示。在这种情况下，抑制用于主 显示的存储器区域中的漏电流是重要的。在日本特开专利申请No.JP-P2005-293629中描述了用于抑制 SRAM单元中的漏电流的技术。根据该技术，在电源线或接地线与 SRAM之间设有开关晶体管，该幵关晶体管与字线同步地切换。具体 地，当激活字线时接通开关晶体管，而在数据保持状态期间关断开关 晶体管。在关断状态下，有效施加到SRAM单元的电压变得降低，因 此由于DIBL (漏极引发壁垒降低)效应和基板偏压效应而减少了漏电 流。本申请的发明人已经认识到以下几点。为了抑制在待机模式下的 SRAM中的漏'电流，可以想到在电源和SRAM之间设置电源控制开关 晶体管。然而，在电源和SRAM之间仅仅设有开关晶体管的情况下， 所担心的是在正常工作模式期间存储器操作由于开关晶体管处的电位 降而变得不稳定。如果为了尽可能减少电位降而扩大开关晶体管的面 积，则增加了芯片面积。发明内容在本发明的一个实施例中，提供一种用于控制显示面板上的图像 显示的显示驱动器IC。也即，根据一个实施例的显示驱动器IC具有内 置存储器，其中存储有与显示图像对应的数字数据。为了增加集成度， 该存储器的存储单元大体由低压晶体管组成。根据该个实施例的显示驱动器IC还具有开关电路，其接通和关断 对存储器的供电。因此，减少了在待机模式下存储器中的漏电流。而 且，该存储器配置为以第一电压操作，而开关电路配置为以比第一电 压高的第二电压操作。换句话说，开关电路中使用的开关晶体管的击 穿电压高于存储器中使用的单元晶体管的击穿电压，并且高压晶体管 用作开关晶体管。由于开关晶体管的驱动能力较高，所以可以解决上 述问题。也即，可以在正常操作模式期间避免存储器操作由于开关晶 体管处的电位降而变得不稳定。根据本发明的显示驱动器ic，通过开关电路可以减少在待机模式 下的嵌入式存储器的漏电流。而且，可以在正常操作模式期间避免存 储器操作由于开关晶体管处的电位降而变得不稳定。


结合附图从对某些优选实施例的以下描述将会更加明了本发明的 上述和其它目的、优点和特性，其中图1是示出了根据本发明第一实施例的具有显示驱动器IC的显示 装置的结构的框图；图2是示出了在灰度和灰度电压之间的关系的i个实例的图表；图3是示意性地示出了根据本发明第二实施例的显示驱动器IC的 方框图；图4是示意性地示出了根据本发明第三实施例的显示驱动器IC的 方框图；图5是用于解释说明不同电源控制模式的框图； 图6是地示出了根据本发明第四实施例的具有显示驱动器IC的显示装置的结构的方框图；图7是示意性地示出了根据本发明第四实施例的显示驱动器IC的方框图。
具体实施方式
现在，在此参考示例性实施例详细描述本发明。本领域技术人员 将会知道使用本发明的教导可以实现许多可替换的实施例，并且本发 明不限于为了解释说明而举例说明的这些实施例。将参考附图描述根据本发明实施例的显示装置和显示驱动器IC。 使用液晶显示器作为显示装置的例子。1.第一实施例图1是示出了本发明第一实施例的显示装置的结构的方框图。显示装置具有显示驱动器IC 1和显示面板100。显示驱动器IC 1是用于 控制显示面板100上的图像显示的IC，并且集成在单个芯片上。从外 部电源200将电源电压VDD (例如1.5V)施加到显示驱动器IC1。例如，显示面板IOO是LCD面板。显示面板IOO具有以矩阵形式 排列的多个像素110。而且，多个栅极线XO到Xm和多个源极线YO 到Yn构造成互相交叉，并且像素IIO形成在各个交叉点上。每个像素 IIO包括TFT (薄膜晶体管)、液晶元件以及公共电极。液晶元件的一 端连接到TFT，另一端连接到施加有预定公共电压VCOM的公共电极。一条栅极线X连接到一条线的像素110，显示驱动器IC 1分别通 过源极线YO到Yn同时将与显示数据的灰度对应的灰度电压(像素电 压)施加到一条线的像素110。依次驱动栅极线XO到Xm，从而将图 像显示在显示面板100上。这里，为了减少闪烁和抑制液晶元件的损 坏，通常的液晶显示器采用"反向驱动方法"，例如帧反向驱动方法、 线反向驱动方法或者点反向驱动方法。根据该反向驱动方法，每过预 定周期对施加到像素110的像素电压的"极性"进行反向，或者在相 邻像素110之间对极性进行反向。这里，"极性"表示以公共电极的 公共电压VCOM作为参考来看像素电压是正还是负。也即，对于一种 灰度，使用两种灰度电压，即正极性灰度电压和负极性灰度电压。图2示出了在64级灰度表示的情况下的灰度和灰度电压(像素电 压)之间的关系的一个实例。对于正极性一方，正极性灰度电压VOP 到V63P依次与第0到第63个灰度相关联。另一方面，对于负极性一 方，负极性灰度电压VON到V63N依次与第0到第63个灰度相关联。 在公共电压VCOM为接地电压的情况下，正极性灰度电压VOP到V63P 是正电压并且处于正电压范围VH到VCOM之内。另一方面，负极性 灰度电压V0N到V63N是负电压并且处于负电压范围VCOM到VL之 内。在本实施例中，我们考虑正电压范围VH到VCOM和负电压范围 VCOM到VL都被使用的情况。返回参考图1，以下详细描述根据本实施例的显示驱动器IC1。显示驱动器IC 1具有存储器10。存储器IO用于存储显示数据， 该显示数据是与在显示面板100上显示的图像相对应的数字数据。也即，显示驱动器IC 1具有用于存储显示数据的嵌入式存储器10。例如， 使用嵌入式SRAM作为嵌入式存储器10。嵌入式存储器10包括多个 存储单元11。为了增加集成度，存储单元11由低压晶体管T1 (下文 称为"单元晶体管Tl")组成。而且，从外部电源200将电源电压VDD (1.5V)施加到嵌入式存储器10，并且嵌入式存储器IO和单元晶体管 Tl使用电源电压VDD操作。显示驱动器IC 1还具有电源电路20、源极驱动器30 (驱动器电 路)和用于显示驱动控制的栅极驱动器40。电源电路20被配置为输出用于产生施加到像素110的灰度电压 (像素电压)的内部电压。在本实施例中，使用图2所示的正电压范 围VH到VCOM和负电压范围VCOM到VL作为灰度电压。为此，电电压电源22。灰度电压的绝对值的上限大于电源电压VDD (1.5V)。 例如，正电压VH和负电压VL分别为+5V和-5V。这样，电源电路20 产生了比电源电压VDD大的高电压VH和VL。那些高电压VH和VL 被提供到源极驱动器30。源极驱动器30从嵌入式存储器10接收一条线的显示数据DL。然 后，源极驱动器30将显示数据DL转换为相应的灰度电压VG，并且 通过源极线YO到Yn将灰度电压(像素电压)VG输出到显示面板100。 尤其是，源极驱动器30包括锁存电路31、电平转换器32、灰度电压 产生电路33和DA转换器34。锁存电路31锁存一条线的显示数据DL。通过电平转换器32将显 示数据DL施加到DA转换器34。同时，灰度电压产生电路33从电源 电路20接收正电压VH (+5V)和负电压VL (-5V)。灰度电压产生 电路33具有多个串联连接的电压驱动器电阻，并且根据包含正电压 VH、负电压VL等的参考电压通过分压而产生多种灰度电压。多种灰 度电压是图2所示的正极性灰度电压V0P到V63P和负极性灰度电压 V0N到V63N，这些灰度电压处于从VH到VL的电压范围内。灰度电 压产生电路33将多种灰度电压输出到DA转换器34。根据多种灰度电 压，DA转换器34输出与接收到的显示数据DL相对应的灰度电压。 这样，源极驼动器30通过使用由正电压VH和负电压VL定义的电压 范围VH到VL来将显示数据DL转换为相应的灰度电压。将输出的灰 度电压作为像素电压VG施加到显示面板100的像素110。由于源极驱动器30需要处理比电源电压VDD高的高电压VH和 VL，所以源极驱动器30具有高压元件35。例如，用于输出灰度电压 VG的DA转换器34的输出级由高压晶体管T3组成。在源极驱动器30 中使用的高压晶体管T3的击穿电压比嵌入式存储器10中使用的单元 晶体管T1的击穿电压大。栅极驱动器40连接到栅极线XO到Xm，并且依次驱动栅极线XO 到Xm。而且，如图1所示，显示驱动器IC1具有电源开关电路50。电源 开关电路50位于外部电源200和嵌入式存储器10之间，并且被配置 为切换电源电压VDD对嵌入式存储器IO的供电。在正常操作模式时， 电源开关电路50开启电源电压VDD对嵌入式存储器10的供电。另一 方面，在待机模式时，电源开关电路50关断电源电压VDD对嵌入式 存储器10的供电。因此，可以降低待机模式下嵌入式存储器10中的 漏电流。特别是，电源开关电路50包括电源控制逻辑电路51和开关SW。 开关SW由开关晶体管T2 (MOS晶体管)组成，其被提供在外部电源 200和嵌入式存储器10之间。开关晶体管T2的栅极端被连接到电源控 制逻辑电路51。电源控制逻辑电路51根据操作模式接通和关断开关晶 体管T2。在正常操作模式时，电源控制逻辑电路51接通开关晶体管 T2。由此，开关晶体管T2将电源电压VDD输出到嵌入式存储器10。 另一方面，在待机模式时，电源控制逻辑电路51关断开关晶体管T2。 由此，切断了在外部电源200和嵌入式存储器IO之间的电连接。根据本实施例，嵌入式存储器10利用电源电压VDD (1.5V)操 作，而电源开关电路50被配置为以比电源电压VDD高的电压VA工 作。例如，高电压VA为+5V。如图l所示，根据操作模式，将高电压 VA (+5V)施加到开关晶体管T2的栅极端。因此，与嵌入式存储器 10中的单元晶体管Tl不同的高压晶体管被用作电源开关电路50中的 开关晶体管T2。也即，开关晶体管T2的击穿电压比单元晶体管T1的 击穿电压高。由于开关晶体管T2的驱动能力高，所以可以在正常操作 模式期间避免存储器操作由于开关晶体管T2处的电位降而变得不稳 定。而且，可以使用与源极驱动器30中的高压晶体管T3相同的晶体 管作为电源开关电路50中的开关晶体管T2。换句话说，可以将开关晶 体管T2的击穿电压设计成等于高压晶体管T3的击穿电压。在这种情 况下，电源开关电路50中的开关晶体管T2和源极驱动器30中的高压 晶体管T3都可以通过相同的工艺制造。结果，开关晶体管T2的结构 可以与高压晶体管T3的结构相同。优选开关晶体管T2的结构符合高 压晶体管T3的结构，因此这样可以不必为了制造用于电源开关电路50 的高压晶体管而加入特定的工艺。因为显示驱动器IC l具有在源极驱 动器30中的高压晶体管T3以处理高电压VH和VL，所以这可以被认 为显示驱动器IC 1的独创之处。而且，可以使用上述用于显示驱动控制的电源电路20作为以高电压VA操作的电源开关电路50的操作电源。换句话说，可以使源极驱 动器30和电源开关电路50共用相同的电源电路20。例如，如图l所 示，从正电压电源21输出的正电压VH (+5V)作为高电压VA (+5V) 被提供到电源开关电路50。也就是说，从最初提供以用于显示驱动控 制的电源电路20向电源开关电路50供电。在这种情况下，可以不需 要添加用于电源开关电路50的专用电源，由于芯片面积可以制造得较 小，所以这是优选的。由于显示驱动器IC 1具有为驱动显示面板100 而产生高电压VH和VL的电源电路20，所以可以认为这是显示驱动 器IC 1所特有的独创之处。应注意，在电源电路20电连接到电源开关电路50的情况下，所 担心的是开关噪音的传播。因此，如图1所示，充当滤波器的小型缓 冲器电路60位于电源电路20和电源开关电路50之间。而且，高电压 VA不必须等于正电压VH (+5V)。在高电压VA不同于正电压VH 的情况下，缓冲器电路60还充当电压转换电路，该电压转换电路将正 电压VH转换为高电压VA。如上所述，根据本实施例，通过电源开关电路50可以减少在待机 模式下的嵌入式存储器IO中的漏电流。而且，可以在正常操作模式期 间避免存储器操作由于开关晶体管T2处的电位降而变得不稳定。而且， 不需要为了实现这种电源开关电路50而加入特定的制造工艺和专用的 操作电源。2.第二实施例电源开关电路50可以分别相对于每个存储区域控制电源电压 VDD对嵌入式存储器10的供电。在图3中，例如，嵌入式存储器IO 包括存储区域MR1、 MR2和MR3。为了控制对每个存储区域MR1、 MR2和MR3的供电，电源开关电路50具有分别连接到存储区域MR1、 MR2和MR3的开关SW1、 SW2和SW3。正如在第一实施例中那样，每个开关SW1、 SW2和SW3由高压晶体管T2组成。电源控制逻辑电 路51根据操作模式来接通和关断开关SW1、 SW2和SW3。结果，可 以获得与第一实施例相同的效果。此外，可以对每个存储区域进行电 源控制。例如，在具有主显示和副显示两个屏幕的蜂窝电话中使用根据本 实施例的显示驱动器IC1。在这种情况下，嵌入式存储器IO被分割为 用于主显示的存储区域和用于副显示的存储区域。对于这种蜂窝电话， 有时不使用主显示而仅使用副显示。因此，抑制用于主显示的存储区 域中的漏电流是重要的。而且，在进行降低色彩深度的控制的情况下， 不需要使用嵌入式存储器IO中的所有存储区域。本实施例在这些情况 下特别有效。3.第三实施例。电源开关电路50可以分别相对于存储单元11和外围电路控制电 源电压VDD对嵌入式存储器10的供电。例如，如图4所示，嵌入式 存储器10除了存储单元11以外还包括作为外围电路的解码器电路12。例如，存储单元11是SRAM单元。如图4所示，存储单元ll由 PMOS晶体管Pl、 P2、 NMOS晶体管Nl、 N2、 N3禾卩N4组成。PMOS 晶体管Pl和NMOS晶体管Nl构成一个逆变器，而PMOS晶体管P2 和NMOS晶体管N2构成另一个逆变器。通过这两个逆变器保持数据。 NMOS晶体管N3和N4是选择晶体管并且分别连接到位线BL1和BL2。 NMOS晶体管N3和N4的栅极端连接到字线WL。每个MOS晶体管是 低压晶体管(单元晶体管)T1。电源电压VDD被施加到PMOS晶体管 Pl和P2的源极端。而且，解码器电路12将电源电压VDD施加到所 选择的字线WL上。这样，存储单元11 (存储单元阵列)和解码器电路12分别需要 电源电压VDD。为了彼此独立地控制电源电压VDD到存储单元11和解码器电路12的供电，电源开关电路50包括开关SW1和SW2。开关 SW1和SW2分别连接到解码器电路12和存储单元11。正如第一实施 例那样，每个开关SW1和SW2由高压晶体管T2组成。电源控制逻辑 电路51根据操作模式来接通和关断开关SW1和SW2。结果，可以获 得与第一实施例相同的效果。此外，根据该目的可以进行精确的电源 控制。图5示出了根据本实施例的目的而进行的电源控制的一些实例。 在"数据保持模式"下，关断对外围电路的供电，同时保持开启对存 储单元的慎电。'在这种情况下，存储单元的数据维持被保持。在"高 速恢复模式"下，关断对存储单元的供电，同时保持开启对外围电路 的供电。在这种情况下，可以实现存储器操作的高速恢复。而且，由 于多数漏电流在存储单元中产生，所以可以相当多地得到降低待机电 源消耗的效果。在"深度关闭电源(Deep power down)模式"下，提 供给外围电路和存储单元的电源关闭。在这种情况下，可以得到最好 的降低待机电源消耗的效果。也可以将第二实施例和第三实施例结合起来。在那种情况下，能 更精确地控制电源。3.第四实施例图6是示出了根据本发明的第四实施例的显示装置的结构的方框 图。在图6中，将相同的附图标记给予与第一实施例中描述相同的部 件，并且适当时省略重复的描述。如图6所示，根据本实施例的显示 驱动器IC l还具有阱电压控制电路70和缓冲器电路80。缓冲器电路 80位于电源电路20和阱电压控制电路70之间。图7示意性地示出了根据本实施例的显示驱动器IC 1的一部分。 嵌入式存储器10包括存储单元11和解码器电路12。示出了与上述图 4相同的SRAM单元来作为存储单元11。阱电压控制电路70是用于切换上面形成有嵌入式存储器10的单元晶体管T1的阱的电压的电路。如图7所示，阱电压控制电路70将 负电压VB或接地电压GND施加到NMOS晶体管Nl到N4的背栅极。 更具体地，在待机模式时，阱电压控制电路70将负电压VB(例如-2V) 施加到那些背栅极。结果，增加了 NMOS晶体管Nl到N4的阈值电压， 因此在待机模式时进一步降低了嵌入式存储器10中的漏电流。另一方 面，在正常操作模式时，阱电压控制电路70将接地电压GND施加到 背栅极。结果，可以在正常操作模式时实现高速操作。如上所述，阱电压控制电路70切换和输出负电压VB和接地电压 GND。因此，阱电压控制电路70具有用于切换和输出电压的切换元件 71。由于需要输出大约-2V的负电压VB，所以切换元件71由高压晶体 管T4组成。也即，使用与嵌入式存储器IO中的单元晶体管TI不同的 高压晶体管T4被用作切换元件71。正如上述开关晶体管T2的情况，可以使用与源极驱动器30中的 高压晶体管T3相同的晶体管作为阱电压控制电路70中的高压晶体管 T4。换句话说，可以将高压晶体管T4的击穿电压设计成等于高压晶体 管T3的击穿电压。在这种情况下，可以使用相同的工艺制造阱电压控 制电路70中的高压晶体管T4与源极驱动器30中的高压晶体管T3。 结果，高压晶体管T4的结构可以与高压晶体管T3的结构相同。不需 要为了制造在阱电压控制电路70中使用的高压晶体管T4而加入特定 工艺。可以认为这是显示驱动器IC1所特有的独创之处。而且，根据本实施例，可以使用由上述负电压电源22所产生的负 电压VL (-5V)以产生负电压VB (-2V)。换句话说，可以使源极驱 动器30和阱电压控制电路70共用负电压电源22。小型缓冲器电路80 被提供在负电压电源22和阱电压控制电路70之间。缓冲器电路80不 仅充当用于避免切换噪音传播的滤波器而且充当将负电压VL (-5V)转换为负电压VB (-2V)的电压转换电路。这样，从最初提供用于显 示驱动控制的负电压电源22将电力施加到阱电压控制电路70。由于不 需要为阱电压控制电路70加入专用的电源，所以可以抑制芯片面积的 增加。而且可以认为这是显示驱动器IC 1所特有的独创之处。根据第四实施例，可以得到与第一实施例相同的效果。此外，由 于在待机模式时将负电压VB施加到阱，所以可以进一步减少在嵌入式 存储器10中的漏电流。而且，不需要为实现阱电压控制电路70而加 入特定的制造工艺和特定的操作电源。而且，可以将第四实施例与前 述第二或第三实施例相结合。在那种情况下，可以实现精确的电源控 制。明显本发明不限于上述实施例，并且在不脱离本发明的保护范围 和精神的情况下可以修改和改变上述实施例。
权利要求
1.一种用于控制显示面板上的图像显示的显示驱动器IC，包括存储器，被配置为以第一电压操作，其中存储了与所述图像相对应的数字数据；以及开关电路，被配置为以比所述第一电压高的第二电压操作，并且开启和关断向所述存储器提供所述第一电压。
2. 如权利要求1所述的显示驱动器IC，还包括 电源电路，被配置为产生比所述第一电压高葯第兰电压；以及驱动器电路，被配置为通过使用所述第三电压将所述数字数据转 换成灰度电压，并且将所述灰度电压输出到所述显示面板， 其中将电力从所述电源电路提供到所述开关电路。
3. 如权利要求2所述的显示驱动器IC，还包括缓冲器电路，所述 缓冲器电路位于所述电源电路和所述开关电路之间并且被配置为将所 述第三电压转换为所述第二电压。
4. 如权利要求2所述的显示驱动器IC，其中所述存储器中的存储单元具有第一晶体管，该第一晶体管被 配置为以所述第一电压操作，所述开关电路具有第二晶体管，该第二晶体管具有栅极，向该栅 极施加所述第二电压，并且该第二晶体管被配置为将所述第一电压输 出到所述存储器，以及所述驱动器电路具有第三晶体管，所述第三晶体管被配置为输出 所述灰度电压，其中所述第二晶体管的击穿电压等于所述第三晶体管的击穿电压。
5. 如权利要求4所述的显示驱动器IC，其中所述第二晶体管具有与所述第三晶体管相同的结构。
6. 如权利要求4所述的显示驱动器IC，还包括阱电压控制电路， 其中在待机模式时，所述阱电压控制电路将为负电压的第四电压施加到阱上，在该阱上形成有所述第一晶体管， 其中所述电源电路包括正电压电源，配置为产生为正电压的所述第三电压；以及 负电压电源，配置为产生为负电压的第五电压，其中所述驱动器电路通过使用由所述第三电压和所述第五电压所 定义的电压范围来将所述数字数据转换成所述灰度电压，其中由利用所述负电压电源所产生的所述第五电压而生成所述第 四电压。
7. 如权利要求6所述的显示驱动器IC，其中所述阱电压控制电路具有第四晶体管，所述第四晶体管被配 置为输出所述第四电压，并且所述第四晶体管的击穿电压等于所述第 三晶体管的击穿电压。
8. 如权利要求7所述的显示驱动器IC， 其中所述第四晶体管具有与所述第三晶体管相同的结构。
9. 如权利要求1到8的任一项所述的显示驱动器IC， 其中所述开关电路相对于所述存储器中的每个存储区域分别控制向所述存储器提供所述第一电压。
10. 如权利要求1到8的任一项所述的显示驱动器IC, 其中所述存储器包括存储单元和外围电路，其中所述开关电路彼此独立地控制向所述存储单元提供所述第一 电压和向所述外围电路提供所述第一电压。
全文摘要
本发明涉及一种用于控制显示面板上的图像显示的显示驱动器IC1(1)，具有存储器(10)和开关电路(50)。其中存储与图像相对应的数字数据(DL)的存储器(10)以第一电压(VDD)操作。开关电路(50)开启和关断第一电压(VDD)对存储器(10)的供电。开关电路(50)以比第一电压(VDD)高的第二电压(VA)操作。
文档编号G09G5/39GK101241668SQ20081000575
公开日2008年8月13日 申请日期2008年2月4日 优先权日2007年2月6日
发明者高桥弘行 申请人:恩益禧电子股份有限公司