阵列基板及其制造方法、显示装置制造方法

阵列基板及其制造方法、显示装置制造方法
【专利摘要】本发明公开了一种阵列基板及其制造方法、显示装置，该阵列基板包括：衬底基板、栅线、数据线、薄膜晶体管和第一平坦化层，第一平坦化层上形成有过孔，过孔的部分区域与薄膜晶体管的漏极相对应，第一平坦化层的上方和过孔内形成有第一电极，第一电极的上方形成有钝化层，钝化层的上方形成有第二电极。与现有技术相比，本发明的技术方案由于无需在第一平坦化层所形成的过孔内的钝化层上再次形成过孔，因此在第一平坦化层上所形成的过孔的最小横截面积可相应减小，该过孔的最大横截面积也可相应减小，像素单元的开口率会随之上升，从而可便于显示装置的高分辨率化。
【专利说明】阵列基板及其制造方法、显示装置

【技术领域】
[0001] 本发明涉及显示【技术领域】，特别涉及阵列基板及其制造方法、
[0002] 显示装置。

【背景技术】
[0003] 高级超维场转换（ADvanced Super Dimension Switch,简称ADS)模式的显不装 置具有视角宽、透过率高、清晰度高等诸多优点，故成为显示装置的一种重要模式。
[0004] 图1为现有技术中ADS模式的阵列基板的俯视图；图2为图1中A-A向的剖视图， 如图1和图2所示，该阵列基板包括：衬底基板，在衬底基板1的上方形成有栅线2、数据线 11和薄膜晶体管10,栅线2和数据线11限定出像素单元，在栅线2、数据线11和薄膜晶体 管9的上方形成有第一平坦化层5,在第一平坦化层5的上方形成有第一电极7,在第一电 极7和第一平坦化层5上形成有第一过孔6,第一过孔6与薄膜晶体管10的漏极4相对应， 具体地，漏极4包括一通孔盘41 (Via Hole Pad)，第一过孔6位于通孔盘41的正上方，在第 一电极7的上方和第一过孔6内形成有钝化层8,在第一过孔6内的钝化层8上形成有第二 过孔，在钝化层8的上方和第二过孔内形成有第二电极9,第二电极9与薄膜晶体管的漏极 4中的通孔盘41连接。其中，第一平坦化层用于增大栅线2、数据线11和薄膜晶体管10与 第一电极之间的距离，以减小寄生电容栅线2、数据线11和薄膜晶体管10与第一电极之间 的寄生电容。钝化层用于使第一电极和第二之间绝缘。
[0005] 需要说明的是，在利用构图工艺在第一电极7和第一平坦化层5上形成第一过孔6 时，所形成的第一过孔6的截面形状为漏斗形，因此，该第一过孔6的横截面积由下至上逐 渐增大。
[0006] 在现有技术中，为保证能在位于第一过孔的底部的钝化层上能形成一定尺寸的第 二过孔，往往需要将第一过孔的最小横截面积设置的较大。由于第一过孔的最小横截面积 的增大会使得第一过孔的最大横截面积相应的增大，而在像素单元中，第一过孔的最大横 截面的区域对应设置有遮光结构，该区域不进行像素显示，因此随着第一过孔的最大横截 面积的增大，像素单元的开口率会随之下降，从而使得显示装置难以高分辨率化。


【发明内容】

[0007] 本发明提供一种阵列基板及其制造方法、显示装置，用于解决现有技术中由于第 一平坦化层上的过孔的最大横截面积过大而导致像素的开口率较小的问题。
[0008] 为实现上述目的，本发明提供了一种阵列基板，包括：衬底基板，所述衬底基板的 上方形成有栅线、数据线、薄膜晶体管，所述衬底基板、所述栅线、所述数据线和所述薄膜晶 体管的上方形成有第一平坦化层，所述第一平坦化层上形成有过孔，所述过孔的部分区域 与所述薄膜晶体管的漏极相对应，所述第一平坦化层的上方和所述过孔内形成有第一电 极，所述第一电极与所述漏极连接，所述第一电极的上方形成有钝化层，所述钝化层的上方 形成有第二电极。
[0009] 可选地，所述过孔内形成有第二平坦化层，所述第二平坦化层覆盖位于所述过孔 内的所述第一电极，所述钝化层位于所述第二平坦化层的上方。
[0010] 可选地，所述第二平坦化层的材料为有机树脂材料。
[0011] 可选地，所述过孔在坚直方向上投影部分落入所述栅线所处的区域。
[0012] 为实现上述目的，本发明还提供了一种显示装置，包括：阵列基板，该阵列基板采 用上述的阵列基板。
[0013] 为实现上述目的，本发明还提供了一种阵列基板的制造方法，包括：
[0014] 在衬底基板的上方形成栅线、数据线和薄膜晶体管；
[0015] 在所述衬底基板、所述栅线、所述数据线和所述薄膜晶体管的上方形成第一平坦 化层，所述第一平坦化层上形成有过孔，所述过孔的部分区域与所述薄膜晶体管的漏极相 对应；
[0016] 在所述第一平坦化层的上方和所述过孔内形成第一电极，所述第一电极与所述漏 极连接；
[0017] 在所述第一电极的上方形成钝化层；
[0018] 在所述钝化层的上方形成第二电极。
[0019] 可选地，所述在第一电极的上方形成钝化层的步骤之前还包括：
[0020] 在所述过孔内形成第二平坦化层，所述第二平坦化层覆盖位于所述过孔内的所述 第一电极；
[0021] 所述在所述第一电极的上方形成钝化层的步骤包括：
[0022] 在所述第一电极和所述第二平坦化层的上方形成所述钝化层。
[0023] 可选地，所述在所述过孔内形成第二平坦化层的步骤包括：
[0024] 在所述过孔内形成有机树脂材料；
[0025] 对所述有机树脂材料进行平坦化处理以形成所述第二平坦化层。
[0026] 可选地，所述过孔在坚直方向上投影落入所述栅线所处的区域。
[0027] 本发明具有以下有益效果：
[0028] 本发明提供了一种阵列基板及其制造方法、显示装置，该阵列基板中的第一电极 通过过孔与漏极连接，钝化层形成于第一电极的上方，第二电极形成于钝化层的上方。本发 明与现有技术相比，由于无需在第一平坦化层所形成的过孔内的钝化层上再次形成过孔， 因此在第一平坦化层上所形成的过孔的最小横截面积可相应减小，该过孔的最大横截面积 也可相应减小，像素单元的开口率会随之上升。

【专利附图】

【附图说明】
[0029] 图1为现有技术中ADS模式的阵列基板的俯视图；
[0030] 图2为图1中A-A向的剖视图；
[0031] 图3为本发明实施例一提供的阵列基板的剖视图；
[0032] 图4为制备图3所示的阵列基板的制造方法的流程图；
[0033] 图5a?图5e为图3所示的阵列基板在制备过程中的中间结构示意图；
[0034] 图6为本发明实施例二提供的阵列基板的俯视图；
[0035] 图7为图6中B-B向的剖视图；
[0036] 图8为制备图7所示的阵列基板的制造方法的流程图；
[0037] 图9a?图9e为图7所示的阵列基板在制备过程中的中间结构示意图。

【具体实施方式】
[0038] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提 供的阵列基板及其制造方法、显示装置进行详细描述。
[0039] 图3为本发明实施例一提供的阵列基板的剖视图，如图3所示，该阵列基板为ADS 模式的阵列基板，该阵列基板包括：衬底基板1、栅线2、数据线11、薄膜晶体管10、第一平坦 化层5、第一电极7、钝化层8和第二电极9,其中，栅线2、数据线11和薄膜晶体管10形成于 衬底基板1的上方，第一平坦化层5形成于栅线2、数据线11和薄膜晶体管10和衬底基板 1的上方，第一平坦化层5上形成有过孔12,过孔12的部分区域与薄膜晶体管10的漏极4 相对应，第一电极7形成于第一平坦化层5的上方和过孔12内，第一电极7与漏极4连接， 钝化层8形成于第一电极7的上方，第二电极9形成于钝化层的上方。需要说明的是，图3 的俯视图可参见图1所示。
[0040] 在本实施例中，第一电极7为像素电极，该像素电极为板状电极。第二电极9为公 共电极，该公共电极为狭缝电极。
[0041] 需要说明的是，该薄膜晶体管包括：栅极、栅极绝缘层3、有源层、源极和漏极4,其 中，栅极与栅线2同层设置，源极和漏极4与数据线同层设置。
[0042] 在本实施例中，由于无需在第一平坦化层5所形成的过孔12内的钝化层8上再次 形成过孔，因此在第一平坦化层5上所形成的过孔12的最小横截面积可相应减小，漏极4 中的通孔盘41的尺寸也相应减小，该过孔12的最大横截面积也可相应减小，像素单元的开 口率会随之上升。
[0043] 图4为制备图3所示的阵列基板的制造方法的流程图，图5a?图5e为图3所示 的阵列基板在制备过程中的中间结构示意图，如图4至图5e所示，该制造方法包括：
[0044] 步骤101 :在衬底基板的上方形成栅线、数据线和薄膜晶体管。
[0045] 参见图5a，通过多次构图工艺以在衬底基板1的上方形成栅线2、数据线11和薄 膜晶体管10,该过程与现有技术中的一致，此处不再赘述。
[0046] 其中，通过步骤101所形成薄膜晶体管10的漏极4中的通孔盘41的尺寸小于现 有技术中的通孔盘41的尺寸，该通孔盘41位于像素单元内。
[0047] 步骤102 :在衬底基板、栅线、数据线和薄膜晶体管的上方形成第一平坦化层，第 一平坦化层上形成有过孔，过孔的部分区域与薄膜晶体管的漏极相对应。
[0048] 参见图5b和图5c，首先通过涂布工艺在衬底基板1、栅线2、数据线11和薄膜晶体 管10的上方形成一层有机树脂材料，然后对该层有机树脂材料进行平坦化处理以形成第 一平坦化层5,再然后通过构图工艺以在第一平坦化层5上形成过孔12,该过孔12与薄膜 晶体管的漏极4相对应，具体地，过孔位于漏极中通孔盘41的正上方。
[0049] 步骤103 :在第一平坦化层的上方和过孔内形成第一电极，第一电极与漏极连接。
[0050] 参见图5d，通过构图工艺以在第一平坦化层5的上方和过孔12内形成第一电极 7,其中第一电极7的材料为透明且导电的材料，例如：氧化铟锡（化学式ΙΤ0)。
[0051] 步骤104 :在第一电极的上方形成钝化层。
[0052] 参见图5e，通过涂布工艺以在第一电极7的上方形成钝化层8,其中部分钝化层8 形成于过孔12内，钝化层8的材料可为氮化硅或氧化硅，钝化层起到绝缘的作用。
[0053] 步骤105 :在钝化层的上方形成第二电极。
[0054] 参见图3,通过构图工艺以在钝化层8的上方形成第二电极9,其中第二电极9的 材料为透明且导电的材料，如：ΙΤ0。流程结束。
[0055] 本发明实施例一提供了一种阵列基板及其制备方法，该阵列基板中的第一电极通 过过孔与漏极连接，钝化层形成于第一电极的上方，第二电极形成于钝化层的上方。本发明 与现有技术相比，由于无需在第一平坦化层所形成的过孔内的钝化层上再次形成过孔，因 此在第一平坦化层上所形成的过孔的最小横截面积可相应减小，该过孔的最大横截面积也 可相应减小，像素单元的开口率会随之上升。
[0056] 实施例二
[0057] 图6为本发明实施例二提供的阵列基板的俯视图，图7为图6中Β-Β向的剖视图， 如图6和图7所示，该阵列基板为ADS模式的阵列基板，该阵列基板包括：衬底基板1、栅线 2、数据线11、薄膜晶体管10、第一平坦化层5、第一电极7、第二平坦化层13、钝化层8和第 二电极9,其中，栅线2、数据线11和薄膜晶体管10形成于衬底基板1的上方，第一平坦化 层5形成于栅线2、数据线11和薄膜晶体管10和衬底基板1的上方，第一平坦化层5上形 成有过孔12,过孔12的部分区域与薄膜晶体管10的漏极4相对应，第一电极7形成于第 一平坦化层5的上方和过孔12内，第一电极7与漏极4连接，第二平坦化层13形成于过孔 12内且覆盖位于过孔12内的第一电极7,钝化层8形成于第一电极7的上方和第二平坦化 层13的上方，第二电极9形成于钝化层的上方。
[0058] 在本实施例中，第一电极7为像素电极，该像素电极为板状电极。第二电极9为公 共电极，该公共电极为狭缝电极。
[0059] 本实施例与上述实施例一的区别在于，在本实施例提供的阵列基板中，在第一平 坦化层上的过孔在坚直方向上投影部分落入所述栅线所处的区域，此外，在过孔12内还形 成有第二平坦化层13,第二平坦化层13覆盖位于过孔12内的第一电极7。
[0060] 通过上述实施例一的技术方案可知，本发明的技术方案可缩小过孔12的最小横 截面积。在本实施例中，由于过孔12的最小横截面积的减小，从而可使得过孔12的位置不 再限制于像素单元内。优选地，该过孔12设置于栅线2的上方，从而可有效的增大像素单 元的显示区域的面积，提升像素单元的开口率。需要说明的是，由于过孔12形成于栅线2 的上方，此时薄膜晶体管10中漏极4的尺寸可相应减小（省去了通孔盘），同时采用图7所 示的这种将第一电极7搭接在漏极4方式（部分的第一电极7位于栅极绝缘层3的上方， 部分的第一电极7位于漏极4的上方），可使得漏极4的尺寸得到进一步的减小，即使得薄 膜晶体管的整体体积减小。由于薄膜晶体管体积的减小，从而有利于显示装置的高分辨率 化。
[0061] 此外，在本实施例中，由于在过孔12内第一电极7的上方覆盖有第二平坦化层13， 钝化层8形成于第一电极7的上方和第二平坦化层13的上方，从而可避免在过孔12处出 现凹凸不平的结构，进而可防止在过孔12处的漏光现象的发生。
[0062] 可选地，第二平坦化层13的材料为有机树脂材料。有机树脂材料的流动性好，可 聚集填充于在过孔，方便后续的平坦化处理。
[0063] 本实施例提供的阵列基板中的过孔的最大横截面积也小于实施例一提供的阵列 基板中的过孔的最大横截面积。具体地，参见图3,上述实施例一中提供的阵列基板的过孔 12是由第一平坦化层5、第一电极7、钝化层8和第二电极9所围成。参见图7,本实施提供 的阵列基板的过孔12仅由第一平坦化层5和第一电极7所围成，因此本实施例提供的阵列 基板中的过孔12的高度小于上述实施例一提供的阵列基板中的过孔12的高度，在两个过 孔12的最小横横截面积相等，且过孔12的内壁的倾斜角相等的前提下，本实施例提供的阵 列基板中的过孔12的最大横截面积要小于上述实施例一提供的阵列基板中的过孔12的最 大横截面积，因此，即便本实施例提供的阵列基板中的过孔12位于像素单元内，本实施例 提供的阵列基板的开口率也大于上述实施例一提供阵列基板的开口率。
[0064] 图8为制备图7所示的阵列基板的制造方法的流程图，图9a?图9e为图7所示 的阵列基板在制备过程中的中间结构示意图，如图9至图9e所示，该制造方法包括：
[0065] 步骤201 :在衬底基板的上方形成栅线、数据线和薄膜晶体管。
[0066] 参见图9a，步骤201与上述实施例一中的步骤101的过程相同，具体可参见上述实 施例一中的步骤101的内容。但是，通过步骤201制备出的薄膜晶体管10的漏极4的尺寸 小于通过步骤101制备出的薄膜晶体管的漏极的尺寸。
[0067] 步骤202 :在衬底基板、栅线、数据线和薄膜晶体管的上方形成第一平坦化层，第 一平坦化层上形成有过孔，过孔的部分区域与薄膜晶体管的漏极相对应。
[0068] 参见图％，步骤202与上述实施例一中的步骤102的过程相同，具体可参见上述实 施例一中的步骤102的内容。但是，通过步骤202形成的过孔12在坚直方向上投影落入栅 线2所处的区域，且由于漏极4的尺寸较小，使得过孔4的底部的部分区域与栅极绝缘层3 连接。
[0069] 步骤203 :在第一平坦化层的上方和过孔内形成第一电极，第一电极与漏极连接。
[0070] 参见图9c，步骤203与上述实施例一中的步骤203的过程相同，具体可参见上述实 施例一中的步骤103的内容。但是，通过步骤203形成的第一电极7时，在过孔12内的第 一电极7搭接在漏极4上，即部分的第一电极7位于栅极绝缘层3的上方，部分的第一电极 7位于漏极4的上方。
[0071] 步骤204:在过孔内形成第二平坦化层，第二平坦化层覆盖位于过孔内的第一电 极。
[0072] 参见图9d，首先通过涂布工艺在过孔12内形成一层有机树脂材料，由于有机树脂 材料有较好的流动性，因此可在过孔12内聚集；然后对该层有机树脂材料进行平坦化处理 以形成第二平坦化层13,第二平坦化层13填充于整个过孔12。
[0073] 步骤205 :在第一电极和第二平坦化层的上方形成钝化层。
[0074] 参见图9e，通过涂布工艺以在第一电极7和第二平坦化层13的上方形成钝化层 8,钝化层8的材料可为氮化硅或氧化硅，钝化层起到绝缘的作用。
[0075] 由于在步骤204中，第二平坦化层13填充于整个过孔12,因此在步骤205中形成 的钝化层8位于过孔12的上方。
[0076] 步骤206 :在钝化层的上方形成第二电极。
[0077] 参见图7,通过构图工艺以在钝化层8的上方形成第二电极9,其中第二电极9的 材料为透明且导电的材料，如：ΙΤ0。
[0078] 本发明实施例二提供了一种阵列基板及其制备方法，该阵列基板中的第一电极通 过过孔与漏极连接，在过孔内形成有第二平坦化层，钝化层形成于第一电极和第二平坦化 层的上方，第二电极形成于钝化层的上方。本发明与现有技术相比，由于无需在第一平坦化 层所形成的过孔内形成钝化层，且无需在钝化层上再次形成过孔，因此在第一平坦化层上 所形成的过孔的最小横截面积可相应减小，该过孔的最大横截面积也可相应减小，像素单 元的开口率会随之上升。此外，本实施例二相较于实施例一而言，本实施例二过孔设置于栅 线的上方，因此可省去漏极中的通孔盘结构，使得整个薄膜晶体管的体积减小，进而使得像 素单元的开口率得到进一步的提升。
[0079] 实施例三
[0080] 本发明实施例三提供了一种显示装置，该显示装置包括阵列基板，该阵列基板采 用上述实施例一或实施二中提供的阵列基板，具体可参见上述实施例一或实施例二中的描 述，此处不再赘述。
[0081] 本实施例提供的显示装置可以为液晶显示装置、电子纸、手机、平板电脑、电视机、 显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0082] 本发明实施例三提供了一种显示装置，该显示装置包括：阵列基板，该阵列基板中 的第一电极通过过孔与漏极连接，钝化层形成于第一电极的上方，第二电极形成于钝化层 的上方。本发明与现有技术相比，由于无需在第一平坦化层所形成的过孔内的钝化层上再 次形成过孔，因此在第一平坦化层上所形成的过孔的最小横截面积可相应减小，该过孔的 最大横截面积也可相应减小，像素单元的开口率会随之上升，便于显示装置的高分辨率化。 [0083] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施 方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精 神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1. 一种阵列基板，其特征在于，包括：衬底基板，所述衬底基板的上方形成有栅线、数 据线、薄膜晶体管，所述衬底基板、所述栅线、所述数据线和所述薄膜晶体管的上方形成有 第一平坦化层，所述第一平坦化层上形成有过孔，所述过孔的部分区域与所述薄膜晶体管 的漏极相对应，所述第一平坦化层的上方和所述过孔内形成有第一电极，所述第一电极与 所述漏极连接，所述第一电极的上方形成有钝化层，所述钝化层的上方形成有第二电极。
2. 根据权利要求1所述的阵列基板，其特征在于，所述过孔内形成有第二平坦化层，所 述第二平坦化层覆盖位于所述过孔内的所述第一电极，所述钝化层位于所述第二平坦化层 的上方。
3. 根据权利要求2所述的阵列基板，其特征在于，所述第二平坦化层的材料为有机树 脂材料。
4. 根据权利要求1所述的阵列基板，其特征在于，所述过孔在坚直方向上投影部分落 入所述栅线所处的区域。
5. -种显示装置，其特征在于，包括：如上述权利要求1-4中任一所述的阵列基板。
6. -种阵列基板的制造方法，其特征在于，包括： 在衬底基板的上方形成栅线、数据线和薄膜晶体管； 在所述衬底基板、所述栅线、所述数据线和所述薄膜晶体管的上方形成第一平坦化层， 所述第一平坦化层上形成有过孔，所述过孔的部分区域与所述薄膜晶体管的漏极相对应； 在所述第一平坦化层的上方和所述过孔内形成第一电极，所述第一电极与所述漏极连 接； 在所述第一电极的上方形成钝化层； 在所述钝化层的上方形成第二电极。
7. 根据权利要求6所述的阵列基板的制造方法，其特征在于，所述在第一电极的上方 形成钝化层的步骤之前还包括： 在所述过孔内形成第二平坦化层，所述第二平坦化层覆盖位于所述过孔内的所述第一 电极； 所述在所述第一电极的上方形成钝化层的步骤包括： 在所述第一电极和所述第二平坦化层的上方形成所述钝化层。
8. 根据权利要求7所述的阵列基板的制造方法，其特征在于，所述在所述过孔内形成 第二平坦化层的步骤包括： 在所述过孔内形成有机树脂材料； 对所述有机树脂材料进行平坦化处理以形成所述第二平坦化层。
9. 根据权利要求6中所述的阵列基板的制造方法，其特征在于，所述过孔在坚直方向 上投影部分落入所述栅线所处的区域。
【文档编号】G09F9/30GK104216186SQ201410401878
【公开日】2014年12月17日 申请日期:2014年8月15日 优先权日:2014年8月15日
【发明者】金熙哲, 崔贤植 申请人:京东方科技集团股份有限公司