一种移位寄存单元、栅极驱动装置、显示面板和显示装置制造方法
【专利摘要】本发明实施例提供了一种移位寄存单元、栅极驱动装置、显示面板和显示装置，用以解决在现有的移位寄存单元抗漏电流能力较弱，这会导致该移位寄存单元的逻辑出现异常的问题。该移位寄存单元，包括触发模块、第一终止模块、传输模块和第一晶体管；所述触发模块，用于在扫描信号的控制下将接收到的选通触发信号，分别输出至第一晶体管的栅极和第一晶体管的第一极；所述传输模块，用于在第一晶体管的第二极为第一电平时，将接收到的时钟信号通过所述移位寄存单元的输出端输出；并在第一晶体管的第二极为第二电平时，停止将接收到的时钟信号输出；所述第一终止模块，用于在选通终止信号为第一电平时，将第一晶体管的第二极的信号置为第二电平。
【专利说明】一种移位寄存单元、栅极驱动装置、显示面板和显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种移位寄存单元、栅极驱动装置、显示面板和显示装置。
【背景技术】
[0002]液晶显示面板由二维的液晶像素矩阵构成，液晶显示面板的驱动装置包括栅极驱动装置和数据驱动装置，数据驱动装置将输入的显示数据按顺序锁存并转换成模拟信号，依次扫描液晶显示面板的数据线；栅极驱动装置包括若干个移位寄存单元，每一级移位寄存单元的控制信号输出端的信号都会被传输至其上一级移位寄存单元的复位信号输入端以及其下一级移位寄存单元的控制信号输入端。每级移位寄存单元将输入的时钟信号转换为开启或关闭信号从它的控制信号输出端输出到与其对应的栅极线上。
[0003]现有的移位寄存单元的的典型结构如图1所示，图2为图1所示的移位寄存单元的工作时序图。图1所示的移位寄存单元的工作原理如下:当触发信号STP为低电平时，Q节点的电位变为低电位；其中，当正向扫描时，正向选通触发信号USTP为低电平，晶体管MP2导通，晶体管MP3导通，因此，选通触发信号STP为正向选通触发信号USTP，QB节点的电位为高电位；当反向扫描时，反向选通触发信号DSTP为低电平，晶体管MPl导通，晶体管MP4导通，因此，选通触发信号STP为反向选通触发信号DSTP，QB节点的电位为高电位；当Q节点的电位为低电位时，晶体管MP6导通，QB节点的电位为高电位，晶体管MPlO关断，而由于晶体管MP8导通，因此，Q2节点的电位为低电位，晶体管MP9导通，时钟信号CK通过MP9传输到移位寄存单元的输出端OUT ;当时钟信号CK为高电平时，移位寄存单元输出高电平，当时钟信号CK为低电平时，移位寄存单元输出低电平，并且，由于晶体管MP9上的寄生电容的耦合作用，当时钟信号CK由高电平变为低电平时，Q2节点上的电位会进一步降低。当选通终止信号INT为低电平时，晶体管MP5导通，QB节点电位变为低电位，这使得晶体管MP7导通，晶体管MPlO导通，从而使得Q节点的电位变为高电位，进而使得Q2节点的电位变为高电位，晶体管MP9关断，移位寄存单元输出高电平信号。
[0004]在图1所示的移位寄存单元中，在正向扫描时，当晶体管MPl的漏电流较大时，在晶体管MPl关断后，高电平的正向选通触发信号USTP依然会影响Q节点，使得Q节点上的低电位难以保持；在反向扫描时，当晶体管MP2的漏电流较大时，在晶体管MP2关断后，高电平的反向选通触发信号DSTP依然会影响Q节点，使得Q节点上的低电位难以保持；也就是说，当Q节点的电位为低电平时，在移位寄存单元停止输出之前(即晶体管MP9关断之前)，晶体管MP2和晶体管MPl的漏电，可能会使Q节点恢复高电平，而当Q节点的电位出现异常时，该移位寄存单元的逻辑会出现异常。
[0005]综上所述，在现有的移位寄存单元中，当传送用于选中该移位寄存单元连接的栅极线的信号，即选通触发信号的晶体管的漏电流较大时，会使得移位寄存单元中传输时钟信号的晶体管的开关状态异常，从而导致该移位寄存单元的逻辑出现异常。
【发明内容】
[0006]本发明实施例提供了一种移位寄存单元、栅极驱动装置、显示面板和显示装置，用以解决在现有的移位寄存单元中，当传送选通触发信号的晶体管的漏电流较大时，会使得移位寄存单元中传输时钟信号的晶体管的开关状态异常，导致该移位寄存单元的逻辑出现异常的问题。
[0007]基于上述问题，本发明实施例提供的一种移位寄存单元，包括触发模块、第一终止模块、传输模块和第一晶体管；所述触发模块，用于在扫描信号的控制下将接收到的选通触发信号，分别输出至第一晶体管的栅极和第一晶体管的第一极；所述传输模块，用于在第一晶体管的第二极为第一电平时，将接收到的时钟信号通过所述移位寄存单元的输出端输出；并在第一晶体管的第二极为第二电平时，停止将接收到的时钟信号输出；所述第一终止模块，用于在选通终止信号为第一电平时，将第一晶体管的第二极的信号置为第二电平。
[0008]本发明实施例提供的一种栅极驱动装置，包括多级本发明实施例提供的移位寄存单元；除第一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为选通触发信号；第一级移位寄存单元接收初始触发信号作为选通触发信号。
[0009]本发明实施例提供的一种栅极驱动装置，包括多级本发明实施例提供的移位寄存单元；在正向扫描时，除第一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选通触发信号，第一级移位寄存单元接收第一初始触发信号作为正向选通触发信号；在反向扫描时，除最后一级移位寄存单元以外，每一级移位寄存单元接收自身的后一级移位寄存单元输出的信号作为反向选通触发信号，最后一级移位寄存单元接收第二初始触发信号作为反向选通触发信号。
[0010]本发明实施例提供的一种显示面板，包括本发明实施例提供的移位寄存单元。
[0011]本发明实施例提供的一种显示装置，包括本发明实施例提供的显示面板。
[0012]本发明实施例的有益效果包括:
[0013]本发明实施例提供的移位寄存单元、栅极驱动装置、显示面板和显示装置，由于移位寄存单元中的选通触发信号首先经过触发模块中的晶体管传送至第一晶体管的栅极和第一晶体管的第一极，然后经过第一晶体管传送至传输模块，从而控制传输模块将接收到的时钟信号输出，也就是说，传送选通触发信号的晶体管至少有两个，这样可以提高抗漏电流能力，从而在不传送选通触发信号时，降低选通触发信号对控制传输模块的信号的影响，避免控制传输模块的信号出现异常，使得传输模块不能正常传输时钟信号，进而导致移位寄存单元的逻辑出现异常。
【专利附图】
【附图说明】
[0014]图1为现有技术中的移位寄存单元的结构示意图；
[0015]图2为图1所示的移位寄存单元的工作时序图；
[0016]图3?图5为本发明实施例提供的移位寄存单元的结构框图；
[0017]图6?图9为本发明实施例提供的移位寄存单兀的结构不意图；
[0018]图10为本发明实施例提供的移位寄存单元的工作时序图；
[0019]图11为本发明实施例提供的单向扫描的栅极驱动装置的结构示意图；
[0020]图12为本发明实施例提供的双向扫描的栅极驱动装置的结构示意图。
【具体实施方式】
[0021]本发明实施例提供的移位寄存单元、栅极驱动装置、显示面板和显示装置，采用触发模块中的晶体管和第一晶体管将选通触发信号传送至传输模块，从而控制传输模块将接收到的时钟信号输出，也就是说，传送选通触发信号的晶体管至少有两个，这样可以提高移位寄存单元的抗漏电流能力，避免由于触发模块中的晶体管漏电流过大，导致控制传输模块的信号出现异常，使得传输模块不能正常传输时钟信号，进而导致移位寄存单元的逻辑出现异常。
[0022]下面结合说明书附图，对本发明实施例提供的一种移位寄存单元、栅极驱动装置、显示面板和显示装置的【具体实施方式】进行说明。
[0023]本发明实施例提供的移位寄存单元中的晶体管可以为P型晶体管，也可以为η型晶体管；当移位寄存单元中的晶体管为P型晶体管时，第一电平为低电平，第二电平为高电平；当移位寄存单元中的晶体管为η型晶体管时，第一电平为高电平，第二电平为低电平。无论移位寄存单元中的晶体管为P型晶体管，还是为η型晶体管，移位寄存单元的电路逻辑都是相同，因此，下面仅以移位寄存单元中的晶体管为P型晶体管为例进行说明，由η型晶体管构成的移位寄存单元的工作原理与由P型晶体管构成的移位寄存单元的工作原理类似，在此不再赘述。
[0024]本发明实施例提供的一种移位寄存单元，图3?图5为本发明实施例提供的移位寄存单元的结构框图，如图3所示，包括触发模块31、第一终止模块32、传输模块33和第一晶体管Tl ；
[0025]触发模块31，用于在扫描信号Scan的控制下将接收到的选通触发信号STP，分别输出至第一晶体管Tl的栅极和第一晶体管Tl的第一极；
[0026]传输模块33，用于在第一晶体管Tl的第二极为第一电平时，将接收到的时钟信号CK通过所述移位寄存单元的输出端OUT输出；并在第一晶体管Tl的第二极为第二电平时，停止将接收到的时钟信号CK输出；
[0027]第一终止模块32，用于在选通终止信号INT为第一电平时，将第一晶体管Tl的第二极的信号置为第二电平。
[0028]当本发明实施例提供的移位寄存单元为单向扫描的移位寄存单元时，扫描信号Scan只有一个，选通触发信号STP也只有一个，在本发明实施例提供的移位寄存单元中的晶体管为P型晶体管时，扫描信号Scan为低电平信号，触发模块可以包括一个晶体管，该晶体管的栅极接收扫描信号Scan，该晶体管的第一极接收选通触发信号STP，该晶体管的第二极分别连接第一晶体管Tl的栅极和第一晶体管Tl的第一极。
[0029]当本发明实施例提供的移位寄存单元为双向扫描的移位寄存单元时，本发明实施例提供的移位寄存单元如图4所示，扫描信号Scan包括正向扫描信号U2D和反向扫描信号D2U，选通触发信号STP包括正向选通触发信号USTP和反向选通触发信号DSTP，触发模块31，具体用于在正向扫描信号U2D为第一电平、反向扫描信号D2U为第二电平时，将正向选通触发信号USTP分别输出至第一晶体管Tl的栅极和第一晶体管Tl的第一极；并在反向扫描信号D2U为第一电平、正向扫描信号U2D为第二电平时，将反向选通触发信号DSTP分别输出至第一晶体管Tl的栅极和第一晶体管Tl的第一极。
[0030]进一步地，如图4所示，第一终止模块32还用于，在第一晶体管Tl的第二极为第二电平时，通过移位寄存单元的输出端OUT输出第二电平信号；并在第一晶体管Tl的第二极为第一电平时，停止输出第二电平信号。
[0031]可选地，如图5所示，本发明实施例提供的移位寄存单元还包括第二终止模块51 ;
[0032]第二终止模块51，用于在接收到的选通终止信号INT为第一电平时，将接收到的第二电平信号，即高电平信号VGH传输至第一晶体管Tl的第二极；并在选通终止信号INT为第二电平时，停止将接收到的第二电平信号，即高电平信号VGH传输至第一晶体管Tl的第二极。
[0033]可选地，图6?图9为本发明实施例提供的移位寄存单元的结构示意图，本发明实施例提供的移位寄存单元中的传输模块如图6或图7所示，包括第二晶体管T2、第三晶体管T3和第一电容Cl ;第一电容Cl的一端连接第一晶体管Tl的第二极，第一电容Cl的另一端接收第二电平信号，即高电平信号VGH ;第二晶体管T2的第一极连接第一晶体管Tl的第二极，第二晶体管T2的栅极接收第一电平信号，即低电平信号VGL，第二晶体管T2的第二极连接第三晶体管T3的栅极；第三晶体管T3的第一极接收时钟信号CK，第三晶体管T3的第二极为所述移位寄存单元的输出端OUT。
[0034]进一步地，本发明实施例提供的移位寄存单元中的传输模块如图8所示，还包括第二电容C2，第二电容C2的一端连接第三晶体管T3的栅极，第二电容C2的另一端连接第三晶体管T3的第二极。
[0035]进一步地，本发明实施例提供的移位寄存单元中的传输模块如图9所示，包括第三电容C3和第四晶体管T4 ;第四晶体管T4的栅极连接第一晶体管Tl的第二极，第四晶体管T4的第一极接收时钟信号CK，第四晶体管T4的第二极为移位寄存单元的输出端OUT ;第三电容C3的一端连接第四晶体管T4的栅极，第三电容C3的另一端连接第四晶体管T4的第二极。
[0036]可选地，本发明实施例提供的移位寄存单元中的触发模块如图6?图9中任意一图所示，包括第五晶体管T5和第六晶体管T6 ;第五晶体管T5的栅极接收正向扫描信号U2D，第五晶体管T5的第一极接收正向选通触发信号USTP ;第五晶体管T5的第二极分别连接第一晶体管Tl的栅极和第一晶体管Tl的第一极；第六晶体管T6的栅极接收反向扫描信号D2U，第六晶体管T6的第一极接收反向选通触发信号DSTP ;第六晶体管T6的第二极分别连接第一晶体管Tl的栅极和第一晶体管Tl的第一极。
[0037]可选地，本发明实施例提供的移位寄存单元中的第一终止模块如图6?图9中任意一图所示，包括第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管Tll和第四电容C4 ;第七晶体管T7栅极分别连接第一晶体管Tl的栅极和第一晶体管Tl的第一极，第七晶体管T7的第一极接收第二电平信号，即高电平信号VGH，第七晶体管T7的第二极分别连接第八晶体管T8的第一极、第九晶体管T9的第一极、第十晶体管TlO的栅极和第十一晶体管Tll的栅极；第八晶体管T8的栅极连接第一晶体管Tl的第二极，第八晶体管的第二极接收第二电平信号，即高电平信号VGH ;第九晶体管T9的栅极接收选通终止信号INT，第九晶体管T9的第二极接收第一电平信号，即低电平信号VGL ;第十晶体管TlO的第一极接收第二电平信号，即高电平信号VGH，第十晶体管TlO的第二极连接第一晶体Tl的第二极；第十一晶体管Tll的第一极接收第二电平信号，即高电平信号VGH，第十一晶体管Tll的第二极为所述移位寄存单元的输出端OUT ;第四电容C4的一端连接第七晶体管T7的第二极，第四电容C4的另一端接收第二电平信号，即高电平信号VGH。
[0038]可选地，本发明实施例提供的移位寄存单元中的第二终止模块如图7?图9中任意一图所示，包括第十二晶体管T12 ;第十二晶体管T12的栅极接收选通终止信号INT，第十二晶体管T12的第一极接收第二电平信号，即高电平信号VGH，第十二晶体管T12的第二极连接第一晶体管Tl的第二极。
[0039]在图6?图9所示的移位寄存单元中，由于正向选通触发信号USTP是通过第五晶体管T5和第一晶体管Tl传送的，反向选通触发信号DSTP是通过第六晶体管T6和第一晶体管Tl传送的，也就是说，选通触发信号STP都经过了两个晶体管传送的，这样可以提高移位寄存单元的抗漏电流能力。若假设第一晶体管Tl的阈值电压、第五晶体管T5的阈值电压和第六晶体管T6的阈值电压相等，且为Vth (由于晶体管为P型晶体管，因此Vth小于O)，那么在正向扫描(正向扫描信号U2D为低电平，反向扫描信号D2U为高电平)时，当正向选通触发信号USTP为低电平，时钟信号CK为高电平时，节点Q的电位为Va-2Vth，其中，Va为正向选通触发信号USTP为低电平时的电压；在时钟信号CK为低电平时，由于驱动晶体管(即图6、图7或图8中的第三晶体管T3，或图9中的第四晶体管T4)的栅源极寄生电容以及栅漏极寄生电容，节点Q2的电位再次降低，从而导致节点Q的电位也会再次降低，节点Q出现自举，第一电容Cl上存储的能量进一步增大，在晶体管的漏电流相同的情况下，第一电容Cl上存储的能量越大，在正向选通触发信号USTP为高电平时，节点Q的电位越不容易受到影响；同样地，在反向扫描(正向扫描信号U2D为高电平，反向扫描信号D2U为低电平)时，当反向选通触发信号DSTP为低电平，时钟信号CK为高电平时，节点Q的电位为Va-2Vth，其中，Va为反向选通触发信号USTP为低电平时的电压；在时钟信号CK为低电平时，由于驱动晶体管(即图6、图7或图8中的第三晶体管T3，或图9中的第四晶体管T4)的栅源极寄生电容以及栅漏极寄生电容，节点Q2的电位再次降低，从而导致节点Q的电位也会再次降低，节点Q出现自举，第一电容Cl上存储的能量进一步增大，在晶体管的漏电流相同的情况下，第一电容Cl上存储的能量越大，在反向选通触发信号DSTP为高电平时，节点Q的电位越不容易受到影响。
[0040]因此，与图1所示的移位寄存单元相比，本发明实施例提供的移位寄存单元中由于增加了一个晶体管来传输选通触发信号，因此提高了移位寄存单元的抗漏电流能力，但是，采用两个晶体管来传输选通触发信号，会导致节点Q的电位在时钟信号CK为高电平时不够低，但是随着时钟信号CK由高电平变为低电平，节点Q的电位会再次降低，节点Q出现自举，第一电容Cl上存储的能量进一步增大，这样在选通触发信号为高电平时，节点Q的电位不容易受到影响。这样，在增加了第一晶体管Tl之后，既提高了移位寄存单元的抗漏电流能力，节点Q的电位不容易受到高电平时的选通触发信号的影响，同时，由于在时钟信号CK变为低电平后，节点Q的电位会进一步降低，这进一步使得节点Q的电位不容易受到高电平时的选通触发信号的影响。
[0041]在图7?图9所示的移位寄存单元中，由于选通终止信号INT可以通过第十二晶体管T12直接控制节点Q的电位上升，这相比于图1所示的现有技术中由选通终止信号INT来控制晶体管MP5导通，从而使得节点QB的电位降低，导致晶体管MP7导通，进而使得节点Q的电位上升，提高了节点Q的复位效率(节点Q的复位效率也就是节点Q的电位由低电平变为高电平的速度)，而节点Q的复位效率的提高，导致了第八晶体管T8的关断速度的提高，从而导致了节点QB的复位效率的提高(节点QB的复位效率也就是节点QB的电位由高电平变为低电平的速度)。因此，在增加了第二终止模块后，移位寄存单元的复位效率提高了。
[0042]为了进一步说明本发明实施例提供的移位寄存单元，下面结合图10所示的时序图说明本发明实施例提供的移位寄存单元的工作原理。其中，当正向扫描信号U2D为低电平，反向扫描信号D2U为高电平时，移位寄存单元正向扫描，扫描触发信号STP为正向扫描触发信号USTP ;当反向扫描信号D2U为低电平，正向扫描信号U2D为高电平时，移位寄存单元反向扫描，扫描触发信号STP为反向扫描触发信号DSTP。
[0043]第I阶段:时钟信号CK为高电平，选通终止信号INT为高电平，扫描触发信号STP由高电平变为低电平，第一晶体管Tl导通，节点Q的电位由高电平变为低电平，由于第二晶体管T2导通，因此，节点Q2的电位也由高电平变为低电平，因此，驱动晶体管(图6?图8中的第三晶体管T3、图9中的第四晶体管T4)导通，移位寄存单元将接收到的时钟信号输出，由于在第I阶段，时钟信号CK为高电平，因此，移位寄存单元的输出端OUT为高电平；由于节点Q的电位变为低电平，因此，第八晶体管T8导通，节点QB的电位由低电平变为高电平。在第I阶段中，扫描触发信号STP还可以再由低电平变为高电平，这会导致第一晶体管Tl关断，但是由于第一电容Cl、第二电容C2、第三电容C3的存储作用，节点Q的电位保持低电平，节点Q2的电位也保持低电平，同时由于节点Q的电位保持低电平，因此，节点QB的电位也保持高电平。
[0044]第2阶段:时钟信号CK为低电平，选通终止信号INT为高电平，扫描触发信号STP为高电平，节点Q的电位为低电平，节点Q2的电位为低电平，节点QB的电位为高电平，由于节点Q2的电位为低电平，因此，驱动晶体管(图6?图8中的第三晶体管T3、图9中的第四晶体管T4)导通，移位寄存单元将接收到的时钟信号输出，由于在第2阶段，时钟信号CK为低电平，因此，移位寄存单元的输出端OUT为低电平；在移位寄存单元的输出端OUT为低电平时，节点Q2以及节点Q出现自举，即节点Q2的电位进一步降低，节点Q的电位也进一步降低。
[0045]第3阶段:时钟信号CK为高电平，选通终止信号INT为高电平，扫描触发信号STP为高电平，节点Q的电位为低电平，节点Q2的电位为低电平，节点QB的电位为高电平，由于节点Q2的电位为低电平，因此，驱动晶体管(图6?图8中的第三晶体管T3、图9中的第四晶体管T4)导通，移位寄存单元将接收到的时钟信号输出，由于在第3阶段，时钟信号CK为高电平，因此，移位寄存单元的输出端OUT为高电平；这导致节点Q2以及节点Q自举结束，即节点Q2的电位升高但依然为低电平，节点Q的电位也升高但依然为低电平。
[0046]第4阶段:扫描触发信号STP为高电平，选通终止信号INT有高电平变为低电平，因此，第六晶体管T6导通，第十二晶体管T12导通，节点Q的电位变为高电平，节点QB的电位变为低电平，同时由于节点QB的电位变为低电平，因此，第十晶体管TlO导通使得节点Q的电位为高电平，第i^一晶体管Tll导通使得移位寄存单元的输出端OUT为高电平。在第4阶段中，选通终止信号INT还可以再由低电平变为高电平，这会导致第九晶体管T9关断，第十二晶体管T12关断，但是由于第一电容Cl、第三电容C3、第四电容C4的存储作用，节点Q的电位保持高电平，节点Q2的电位也保持高电平，节点QB的电位也保持低电平。在第4阶段中，选通终止信号INT可以由高电平变为低电平，再由低电平变为高电平，这都不会影响移位寄存单元的输出端OUT、节点Q、节点Q2和节点QB的电位。
[0047]之后，移位寄存单元一直工作在第4阶段，直至本发明实施例提供的移位寄存器接收到的正向扫描触发信号USTP为低电平(正向扫描)或者反向扫描触发信号DSTP为低电平(反向扫描)时再重新执行第I阶段至第4阶段。其中，第I阶段至第3阶段为该移位寄存单元的工作时间，即该移位寄存单元的输出端OUT连接的栅极线被选中的时间段，特别是第2阶段是该移位寄存单元的输出端OUT连接的栅极线被选通的时间段，而第4阶段为该移位寄存单元的非工作时间，即该移位寄存单元的输出端OUT连接的栅极线未被选中的时间段。
[0048]另外，对于液晶显示领域的晶体管来说，漏极和源极没有明确的区别，因此本发明实施例中所提到的晶体管的第一极可以为晶体管的源极(或漏极)，晶体管的第二极可以为晶体管的漏极(或源极)。如果晶体管的源极为第一极，那么该晶体管的漏极为第二极；如果晶体管的漏极为第一极，那么晶体管的源极为第二极。
[0049]当本发明实施例提供的移位寄存单元为单向扫描的移位寄存单元时，本发明实施例提供的栅极驱动装置，如图11所示，图11为本发明实施例提供的单向扫描的栅极驱动装置的结构示意图，包括N级本发明实施例提供的移位寄存单元；除第一级移位寄存单元SRl之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为选通触发信号，即第η级移位寄存单元SRn接收第η-1级移位寄存单元SRn-1输出的信号作为选通触发信号STP，其中，η为大于I且小于等于N的整数；第一级移位寄存单元SRl接收初始触发信号STV作为选通触发信号STP。其中，图11所示的栅极驱动装置采用4个不同的时钟信号，即CLK1、CLK2、CLK3和CLK4来控制;在图11中，N为4的整数倍。
[0050]当本发明实施例提供的移位寄存单元为双向扫描的移位寄存单元时，本发明实施例提供的栅极驱动装置，如图12所示，图12为本发明实施例提供的双向扫描的栅极驱动装置的结构示意图，包括N级本发明实施例提供的移位寄存单元；在正向扫描时，除第一级移位寄存单元SRl之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选通触发信号，即第η级移位寄存单元SRn接收第η-1级移位寄存单元SRn-1输出的信号作为正向选通触发信号USTP，其中，η大于I且小于等于N，第一级移位寄存单元SRl接收第一初始触发信号STVl作为正向选通触发信号USTP ;在反向扫描时，除最后一级移位寄存单元，即第N级移位寄存单元SRN以外，每一级移位寄存单元接收自身的后一级移位寄存单元输出的信号作为反向选通触发信号，即第k级移位寄存单元SRk接收第k+Ι级移位寄存单元SRk+Ι输出的信号作为反向选通触发信号DSTP，其中，k为大于等于I且小于N的整数，最后一级移位寄存单元，即第N级移位寄存单元SRN接收第二初始触发信号STV2作为反向选通触发信号DSTP。其中，图12所示的栅极驱动装置采用4个不同的时钟信号，即CLKU CLK2、CLK3和CLK4来控制；在图12中，N为4的整数倍。其中，第一初始触发信号STVl和第二初始触发信号STV2可以相同，也可以不同。
[0051]本发明实施例提供的显示面板包括本发明实施例提供的移位寄存单元。
[0052]本发明实施例提供的显示装置包括本发明实施例提供的显示面板。
[0053]本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。
[0054]本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
[0055]上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
[0056]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种移位寄存单元，其特征在于，包括触发模块、第一终止模块、传输模块和第一晶体管； 所述触发模块，用于在扫描信号的控制下将接收到的选通触发信号，分别输出至第一晶体管的栅极和第一晶体管的第一极； 所述传输模块，用于在第一晶体管的第二极为第一电平时，将接收到的时钟信号通过所述移位寄存单元的输出端输出；并在第一晶体管的第二极为第二电平时，停止将接收到的时钟信号输出； 所述第一终止模块，用于在选通终止信号为第一电平时，将第一晶体管的第二极的信号置为第二电平。
2.如权利要求1所述的移位寄存单元，其特征在于，当所述移位寄存单元为双向扫描的移位寄存单元时，所述扫描信号包括正向扫描信号和反向扫描信号，所述选通触发信号包括正向选通触发信号和反向选通触发信号； 所述触发模块，具体用于在正向扫描信号为第一电平、反向扫描信号为第二电平时，将正向选通触发信号分别输出至第一晶体管的栅极和第一晶体管的第一极；并在反向扫描信号为第一电平、正向扫描信号为第二电平时，将反向选通触发信号分别输出至第一晶体管的栅极和第一晶体管的第一极。
3.如权利要求1所述的移位寄存单元，其特征在于，所述第一终止模块还用于: 在所述第一晶体管的第二极为第二电平时，通过所述移位寄存单元的输出端输出第二电平信号；并在所述第一晶体管的第二极为第一电平时，停止输出第二电平信号。
4.如权利要求1所述的移位寄存单元，其特征在于，所述移位寄存单元还包括第二终止丰旲块； 所述第二终止模块，用于在接收到的选通终止信号为第一电平时，将接收到的第二电平信号传输至所述第一晶体管的第二极；并在所述选通终止信号为第二电平时，停止将接收到的第二电平信号传输至所述第一晶体管的第二极。
5.如权利要求1所述的移位寄存单元，其特征在于，所述传输模块包括第二晶体管、第三晶体管和第一电容； 所述第一电容的一端连接所述第一晶体管的第二极，所述第一电容的另一端接收第二电平信号； 所述第二晶体管的第一极连接所述第一晶体管的第二极，所述第二晶体管的栅极接收第一电平信号，所述第二晶体管的第二极连接所述第三晶体管的栅极； 所述第三晶体管的第一极接收所述时钟信号，所述第三晶体管的第二极为所述移位寄存单元的输出端。
6.如权利要求5所述的移位寄存单元，其特征在于，所述传输模块还包括第二电容； 所述第二电容的一端连接所述第三晶体管的栅极，所述第二电容的另一端连接所述第三晶体管的第二极。
7.如权利要求1所述的移位寄存单元，其特征在于，所述传输模块包括第三电容和第四晶体管； 所述第四晶体管的栅极连接所述第一晶体管的第二极，所述第四晶体管的第一极接收所述时钟信号，所述第四晶体管的第二极为所述移位寄存单元的输出端； 所述第三电容的一端连接所述第四晶体管的栅极，所述第三电容的另一端连接所述第四晶体管的第二极。
8.如权利要求2所述的移位寄存单元，其特征在于，所述触发模块包括第五晶体管和第六晶体管； 所述第五晶体管的栅极接收正向扫描信号，所述第五晶体管的第一极接收正向选通触发信号；所述第五晶体管的第二极分别连接所述第一晶体管的栅极和所述第一晶体管的第一极; 所述第六晶体管的栅极接收反向扫描信号，所述第六晶体管的第一极接收反向选通触发信号；所述第六晶体管的第二极分别连接所述第一晶体管的栅极和所述第一晶体管的第—极°
9.如权利要求3所述的移位寄存单元，其特征在于，所述第一终止模块包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和第四电容； 所述第七晶体管栅极分别连接所述第一晶体管的栅极和所述第一晶体管的第一极，所述第七晶体管的第一极接收第二电平信号，所述第七晶体管的第二极分别连接所述第八晶体管的第一极、所述第九晶体管的第一极、所述第十晶体管的栅极和所述第十一晶体管的栅极； 所述第八晶体管的栅极连接所述第一晶体管的第二极，所述第八晶体管的第二极接收第二电平信号； 所述第九晶体管的栅极接收选通终止信号，所述第九晶体管的第二极接收第一电平信号; 所述第十晶体管的第一极接收第二电平信号，所述第十晶体管的第二极连接所述第一晶体的第二极； 所述第十一晶体管的第一极接收第二电平信号，所述第十一晶体管的第二极为所述移位寄存单元的输出端； 所述第四电容的一端连接所述第七晶体管的第二极，所述第四电容的另一端接收第二电平信号。
10.如权利要求4所述的移位寄存单元，其特征在于，所述第二终止模块包括第十二晶体管； 所述第十二晶体管的栅极接收选通终止信号，所述第十二晶体管的第一极接收第二电平信号，所述第十二晶体管的第二极连接所述第一晶体管的第二极。
11.一种栅极驱动装置，其特征在于，包括多级如权利要求1、权利要求3?7和权利要求9?10任一所述的移位寄存单元；除第一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为选通触发信号；第一级移位寄存单元接收初始触发信号作为选通触发信号。
12.一种栅极驱动装置，其特征在于，包括多级如权利要求1?10任一所述的移位寄存单元；在正向扫描时，除第一级移位寄存单元之外，每一级移位寄存单元接收自身的前一级移位寄存单元输出的信号作为正向选通触发信号，第一级移位寄存单元接收第一初始触发信号作为正向选通触发信号；在反向扫描时，除最后一级移位寄存单元以外，每一级移位寄存单元接收自身的后一级移位寄存单元输出的信号作为反向选通触发信号，最后一级移位寄存单元接收第二初始触发信号作为反向选通触发信号。
13.—种显示面板，其特征在于，包括如权利要求1?10任一所述的移位寄存单元。
14.一种显示装置，其特征在于，包括如权利要求13所述的显示面板。
【文档编号】G09G3/36GK104505042SQ201410844068
【公开日】2015年4月8日 申请日期:2014年12月25日 优先权日:2014年12月25日
【发明者】翟应腾 申请人:上海天马微电子有限公司, 天马微电子股份有限公司