一种静电释放电路、显示面板和显示设备的制作方法

本实用新型实施例涉及显示技术领域，尤其涉及一种静电释放电路、显示面板和显示设备。

背景技术：

静电释放电路(ESD电路)用于保护设备中的重要部件不受静电损害，例如用来保护显示面板中的数据线和扫描线免于被静电所击穿。

图1A是现有技术中的一种静电释放电路的电路图。图1A中的静电释放电路包括晶体管501和晶体管502，晶体管501和晶体管502接在数据线51和接地线52之间。当数据线51上有正电荷积累(正向静电)时，晶体管501打开向接地线52泄放电荷，数据线51上有负电荷积累(负向静电)时，晶体管502打开向接地线52泄放电荷。在正常工作时，假设数据线上的工作电压为0.5-12V，由于数据线上有电压信号，数据线上为高电位时，晶体管501打开，晶体管502关闭，数据线上为低电位时，晶体管501关闭，晶体管502打开。晶体管打开时，晶体管上有漏电流流过，造成静电释放电路的功耗增加，而且产生的漏电流可能会影响设备中其他器件的正常工作。

技术实现要素：

本实用新型提供一种静电释放电路、显示面板和显示设备，以抑制静电释放电路中的器件的漏电流，降低功耗。

第一方面，本实用新型实施例提供了一种静电释放电路，该静电释放电路包括：

所述静电释放模块包括第一端、第二端、第三端、第四端、第一控制端和第二控制端，所述第二控制端与所述第四端电连接，所述静电释放模块用于将所述第一端输入的正向信号传输至所述第二端，将所述第三端输入的负向信号传输至所述第四端，或者用于将所述第二端输入的负向信号传输至所述第一端，将所述第四端输入的正向信号传输至第三端；

所述开关模块的第一端与所述第一端电连接，所述开关模块的第二端与所述第一控制端电连接，所述开关模块用于抑制所述静电释放模块的漏电流。

进一步的，所述静电释放模块包括第一晶体管和第二晶体管，所述开关模块包括第三晶体管；

所述第一晶体管的第一极与所述第一端电连接，所述第一晶体管的第二极与所述第二端电连接；

所述第二晶体管的第一极和栅极与所述第四端电连接，所述第二晶体管的第二极与所述第三端电连接；

所述第三晶体管的第一极与所述第一晶体管的第一极电连接，所述第三晶体管的第二极与所述第一晶体管的栅极电连接。

进一步的，所述第三晶体管的栅极与所述第三晶体管的第二极电连接。

进一步的，所述静电释放模块包括第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述开关模块包括第八晶体管；

所述第四晶体管的第一极与所述第一端电连接；

所述第五晶体管的第一极和栅极与所述第四端电连接，所述第五晶体管的第二极与所述第四晶体管的第二极电连接；

所述第六晶体管的第一极和栅极与所述第四晶体管的第二极电连接，所述第六晶体管的第二极与所述第二端电连接；

所述第七晶体管的第一极和栅极与所述第四晶体管的第二极电连接，所述第七晶体管的第二极与所述第三端电连接；

所述第八晶体管的第一极与所述第一端电连接，所述第八晶体管第二极与所述第四晶体管的栅极电连接。

进一步的，其特征在于，所述第八晶体管的栅极与所述第八晶体管的第二极电连接。

第二方面，本实用新型实施例提供了一种显示面板，该显示面板包括显示区和周边电路区，所述显示区设置有沿第一方向延伸的多条扫描线和沿第二方向延伸的多条数据线，所述扫描线与所述数据线垂直交叉，所述周边电路区还设置有本实用新型任意实施例提供的静电释放电路，所述静电释放电路用于释放所述数据线和/或所述扫描线上的静电。

进一步的，所述周边电路区还设置有至少一条缓冲线和至少一条公共电极线；所述静电释放电路包括多个第一静电释放电路和第二静电释放电路；

每条所述扫描线对应一个所述第一静电释放电路，每条所述数据线对应一个所述第二静电释放电路；

所述第一静电释放电路的第二端和第四端与对应的扫描线电连接，所述第一静电释放电路的第一端和第三端与所述缓冲线电连接；

所述第二静电释放电路的第一端和第三端与对应的数据线电连接，所述第二静电释放电路的第二端和第四端与所述缓冲线电连接，

所述缓冲线的端部通过所述第一静电释放电路和/或所述第二静电释放电路电连接至所述公共电极线。

进一步的，所述缓冲线包括第一缓冲线和第二缓冲线，所述第一静电释放电路的第一端和第三端与所述第一缓冲线电连接；所述第二静电释放电路的第二端和第四端与所述第二缓冲线电连接；

所述第一缓冲线的两端端部分别与两个所述第一静电释放电路的第二端和第四端电连接，并且该两个所述第一静电释放电路的第一端和第三端与所述公共电极线电连接；

所述第二缓冲线的两端端部分别与两个所述第二静电释放电路的第一端和第三端电连接，并且该两个第二静电释放电路的第二端和第四端与所述公共电极线电连接。

第三方面，本实用新型实施例提供了一种显示设备，该显示设备包括本实用新型任意实施例提供的显示面板。

本实用新型实施例提供的技术方案，在静电释放电路工作过程中，开关模块用于抑制静电释放模块的漏电流，例如抑制静电释放模块中器件的漏电流，静电释放模块的漏电流得到抑制，降低了静电释放电路的功耗。

附图说明

图1A是现有技术中的一种静电释放电路的电路图；

图1B是本实用新型实施例提供的一种静电释放电路的电路结构图；

图2A是本实用新型实施例提供的一种静电释放电路的电路图；

图2B是本实用新型实施例提供的另一种静电释放电路的电路图；

图2C是本实用新型实施例提供的一种仿真结果图；

图2D是本实用新型实施例提供的另一种静电释放电路的电路图；

图2E是本实用新型实施例提供的另一种静电释放电路的电路图；

图2F是本实用新型实施例提供的另一种仿真结果图；

图3A是本实用新型实施例提供的另一种静电释放电路的电路图；

图3B是本实用新型实施例提供的另一种静电释放电路的电路图；

图3C是本实用新型实施例提供的另一种仿真结果图；

图3D是本实用新型实施例提供的另一种静电释放电路的电路图；

图3E是本实用新型实施例提供的另一种静电释放电路的电路图；

图3F是本实用新型实施例提供的另一种仿真结果图；

图4A是本实用新型实施例提供的一种显示面板的结构示意图；

图4B是本实用新型实施例提供的另一种显示面板的结构示意图；

图5是本实用新型实施例提供的一种显示设备的示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1B是本实用新型实施例提供的一种静电释放电路的电路结构图。参见图1B，该静电释放电路包括：静电释放模块11和开关模块12；

静电释放模块11包括第一端D1、第二端D2、第三端D3、第四端D4、第一控制端CT1和第二控制端CT2，第二控制端CT2与第四端D4电连接，静电释放模块11用于将第一端D1输入的正向信号传输至第二端D2，将第三端D3输入的负向信号传输至第四端D4，或者用于将第二端D2输入的负向信号传输至第一端D1，将第四端D4输入的正向信号传输至第三端D3；

开关模块12的第一端与第一端D1电连接，开关模块12的第二端与第一控制端CT1电连接，开关模块12用于抑制静电释放模块11的漏电流。

本实用新型实施例提供静电释放电路，在静电释放电路工作过程中，开关模块用于抑制静电释放模块的漏电流，例如抑制静电释放模块中器件的漏电流，静电释放模块的漏电流得到抑制，降低了静电释放电路的功耗。

图2A是本实用新型实施例提供的一种静电释放电路的电路图。参见图2A，在图1B所示静电释放电路的基础上，本实用新型实施例提供的静电释放电路中的静电释放模块11包括第一晶体管101和第二晶体管102，开关模块12包括第三晶体管103；

第一晶体管101的第一极与第一端D1电连接，第一晶体管101的第二极与第二端D2电连接；

第二晶体管102的第一极和栅极与第四端D4电连接，第二晶体管102的第二极与第三端D3电连接；

第三晶体管103的第一极与第一晶体管101的第一极电连接，第三晶体管103的第二极与第一晶体管101的栅极电连接。

下面以第一晶体管101、第二晶体管102和第三晶体管103均为N型晶体管为示例说明图2A所示的静电释放电路的工作过程。参见图2B，其中，静电释放电路的第一端D1和第三端D3与驱动线21电连接，静电释放电路的第二端D2和第四端D4与缓冲线22电连接，静电释放电路可用于释放驱动线21上的静电，具体地，静电释放电路可将驱动线21上的静电通过第一端D1传输至第二端D2，泄放至缓冲线22上，或者将驱动线21上的静电通过第三端D3传输至第四端D4，泄放至缓冲线22上。示例性的，当驱动线21上出现正向静电(正电荷)时，第一晶体管101导通，第二晶体管102关闭，驱动线21上的正向静电通过第一晶体管101泄放至缓冲线22上。当驱动线21上出现负向静电(负电荷)时，第二晶体管102导通，第一晶体管101关闭，驱动线21上的负向静电通过第二晶体管102泄放至缓冲线22上。正常状态下，驱动线21上没有出现静电时，例如驱动线21上出现正极性的连续脉冲信号，第二晶体管102处于反向偏置状态，第二晶体管102关闭。由于第三晶体管103处于浮栅状态，即第三晶体管103的栅极悬空。第三晶体管103的栅极的电压几乎为零，第三晶体管103的漏电流也比较小，由于漏电流是从第三晶体管103的第一极流向第二极(B节点)，第三晶体管103的第二极的电压比较低，第三晶体管103的第二极的电压小于第二端D2的电压，由于第三晶体管103的第二极与第一晶体管101的栅极电连接，第二端D2与第一晶体管101的第二极电连接，则第一晶体管101的栅极电压小于第一晶体管101的第二极的电压，第一晶体管101的第二极为源极，则第一晶体管101的栅源电压(栅极与源极之间的电压)小于零，第一晶体管101处于关闭状态或者处于接近关闭状态，第一晶体管101的漏电流降低，整个静电释放电路的功耗降低，节约了功耗。

图2C本实用新型实施例提供的一种仿真结果图。以图2B中第一晶体管101和第二晶体管102的宽长比为16/6，第三晶体管103的宽长比为6/6为例进行仿真得到图2C所示的仿真结果图。参见图2C，121为驱动线21上的正极性的脉冲信号。122为B节点的电压，123为第二端D2的电压。可以看到，B节点电位小于第二端D2的电位，B节点电压与第二端D2的电压差为-0.8～-1.1V。经过仿真实验，在一帧时间内，100个图2B所示的静电释放电路的功耗为1.71uw。

图2D是本实用新型实施例提供的另一种静电释放电路的电路图。参见图2D，本实用新型实施例提供的静电释放电路，在图2A所示静电释放电路的基础上，第三晶体管103的栅极与第三晶体管103的第二极电连接。示例性的，参见图2E，其中，静电释放电路的第一端D1和第三端D3与驱动线21电连接，静电释放电路的第二端D2和第四端D4与缓冲线22电连接，静电释放电路可用于释放驱动线21上的静电，由于第三晶体管103的栅极和第三晶体管103的第二极电连接，第三晶体管103为N型晶体管时，第三晶体管103的第二极为源极，即第三晶体管103的栅极和源极电连接，第三晶体管103的栅源电压(栅极和源极电压)等于零，第三晶体管103的漏电流几乎为零。则第三晶体管103第二极(B节点)的电压比较低，等于零或者接近等于零，第三晶体管103的第二极的电压小于第二端D2的电压，由于第三晶体管103的第二端与第一晶体管101的栅极电连接，第一晶体管101的第二极与第二端D2电连接，因此第一晶体管101的栅极电压小于第一晶体管101的第二极的电压，第一晶体管101的第二极为源极，则第一晶体管101的栅源电压(栅极与源极之间的电压)小于零，第一晶体管101处于关闭状态或者处于接近关闭状态，第一晶体管101的漏电流降低，整个静电释放电路的功耗降低，节约了功耗。

图2F本实用新型实施例提供的一种仿真结果图。以图2E中第一晶体管101和第二晶体管102的宽长比为16/6，第三晶体管103的宽长比为6/6为例进行仿真得到图2F所示的仿真结果图。参见图2F，121为扫描线21上的正极性的脉冲信号。122为B节点的电压，123为第二端D2的电压。可以看到，B节点电位小于第二端D2的电位，B节点电压和第二端D2的电压差为-1.5～-1.8V。经过仿真实验，在显示的一帧时间段，100个图2E所示的静电释放电路的功耗为1.73uw。

经过模拟，在显示的一帧时间段，100个图1A所示的静电释放电路的功耗为6.2uw。可见本实施例提供的静电释放电路功耗比较低。

图3A是本实用新型实施例提供的另一种静电释放电路的电路图。参见图3A，在图1B所示静电释放电路的基础上，本实用新型实施例提供的静电释放电路中的静电释放模块11包括第四晶体管104、第五晶体管105、第六晶体管106和第七晶体管107，开关模块12包括第八晶体管108；

第四晶体管104的第一极与第一端D1电连接；

第五晶体管105的第一极和栅极与第四端D4电连接，第五晶体管105的第二极与第四晶体管104的第二极电连接；

第六晶体管106的第一极和栅极与第四晶体管104的第二极电连接，第六晶体管106的第二极与第二端D2电连接；

第七晶体管107的第一极和栅极与第四晶体管104的第二极电连接，第七晶体管107的第二极与第三端D3电连接；

第八晶体管108的第一极与第一端D1电连接，第八晶体管108第二极与第四晶体管104的栅极电连接。

下面以第四晶体管104、第五晶体管105、第六晶体管106、第七晶体管107和第八晶体管108均为N型晶体管说明图3A所示的静电释放电路的工作过程。参见图3B，其中，静电释放电路的第二端D2和第四端D4与驱动线31电连接，静电释放电路的第一端D1和第三端D3与缓冲线32电连接。静电释放电路可将驱动线31上的静电通过第二端D2传输至第一端D1，泄放至缓冲线32上，或者将驱动线31上的静电通过第四端D3传输至第四端D3，泄放至缓冲线32上。示例性的，当驱动线31上出现正向静电，第五晶体管105和第七晶体管107导通，第四晶体管104和第六晶体管106关闭，驱动线31上的正向静电通过第五晶体管105和第七晶体管107泄放至缓冲线32上。当驱动线31上出现负向静电时，第四晶体管104和第六晶体管106导通，第五晶体管105和第七晶体管107关闭，驱动线31上的负向静电通过第六晶体管106和第四晶体管104泄放至缓冲线32上。在正常工作时，也即驱动线31上没有出现静电时，例如驱动线31上的信号为幅值小于零的低电平信号时，第五晶体管105和第七晶体管107处于反向偏置状态，第五晶体管105和第七晶体管107关闭。由于第八晶体管108处于浮栅状态，即第八晶体管108的栅极悬空。第八晶体管108的栅极的电压几乎为零，第八晶体管108的漏电流也比较小，由于漏电流是从第八晶体管108的第一极流向第二极，第八晶体108的第二极(C节点)的电压小于第八晶体管108第一极的电压。由于第八晶体管108的第一极第四晶体管104的第一极电连接，第八晶体管108的第二极与第四晶体管104的栅极电连接，则第四晶体管104的栅极电压小于第四晶体管104第一极的电压。而在现有技术中第四晶体管104的栅极与第四晶体管104的第一极电连接，第四晶体管104的栅极的电压与第四晶体管104的第一极的电压相等。与现有技术相比，第四晶体管104的栅极电压有所降低，第四晶体管104的漏电流减小。由于第四晶体管104和第六晶体106构成一个静电泄放通路，第六晶体管106的漏电流也减小。整个静电释放电路的功耗降低，节约了功耗。

图3C本实用新型实施例提供的一种仿真结果图。以图3B中第四晶体管104、第五晶体管105、第六晶体管106和第七晶体管107的宽长比为16/6，第八晶体管108的宽长比为6/6为例进行仿真得到图3C所示的仿真结构。其中，311为驱动线31上的信号。312为C节点的电压，313为第一端D1的电压。在100us之前C节点电压小于第一端D1的电压，100us～200us时，C节点电压大于第一端D1电压，二者电压差在0.3V以内，之后二者电压差保持在-4V左右。经过仿真实验，在显示的一帧时间段，100个图3B所示的静电释放电路的功耗为122.2nw。

图3D是本实用新型实施例提供的另一种静电释放电路的电路图。参见图3D，本实用新型实施例提供的静电释放电路，在图3A所示静电释放电路的基础上，第八晶体管108的栅极与第八晶体管108的第二极电连接。示例性的，参见图3E，静电释放电路的第二端D2和第四端D4与驱动线31电连接，静电释放电路的第一端D1和第三端D3与缓冲线32电连接。由于第八晶体管108的栅极和第八晶体管108的第二极电连接，第八晶体管108的第二极为源极，第八晶体管108的栅源电压等于零，第八晶体管108的漏电流等于零，由于漏电流是从第八晶体管108的第一极流向第二极，第八晶体管108的第二极电压小于第八晶体管108的第一极的电压。由于第八晶体管108的第一极第四晶体管104的第一极电连接，第八晶体管108的第二极与第四晶体管104的栅极电连接，则第四晶体管104的栅极电压小于第四晶体管104第一极的电压。而在现有技术中第四晶体管104的栅极与第四晶体管104的第一极电连接，第四晶体管104的栅极的电压与第四晶体管104的第一极的电压相等。与现有技术相比，第四晶体管104的栅极电压有所降低，第四晶体管104的漏电流减小。由于第四晶体管104和第六晶体106构成一个静电泄放通路，第六晶体管106的漏电流也减小。整个静电释放电路的功耗降低，节约了功耗。

图3F本实用新型实施例提供的一种仿真结果图。以图3E中第四晶体管104、第五晶体管105、第六晶体管106和第七晶体管107的宽长比为16/6，第八晶体管108的宽长比为6/6为例进行仿真得到图3F所示的仿真结果图。其中，311为驱动线31上的信号。312为C节点的电压，312为第一端D1的电压。可以看到，在2ms之前C点电位小于第一端D1的电位，并且两者电压差保持在-2.2V左右。经过仿真实验，在显示的一帧时间段，100个图3E所示的静电释放电路的功耗为131.8nw。

经过模拟，在显示的一帧时间段，如果本实施例中的静电释放电路的漏电流没有得到抑制，100个静电释放电路的功耗为139.1nw。可见本实施例提供的静电释放电路功耗比较低。

需要说明的是，本实用新型实施例中的驱动线可以为扫描线、数据线或者触控驱动线中的任一种信号线。而且本实用新型实施例中提供的静电释放电路中的晶体管可均为P型晶体管，同样可以实现降低功耗的效果。

本实用新型实施例还提供的一种显示面板。参见图4A，本实用新型实施例提供的显示面板包括显示区41和周边电路区42，显示区41设置有沿第一方向延伸的多条扫描线401和沿第二方向延伸的多条数据线402，扫描线401与数据线402垂直交叉，周边电路区42还设置有本实用新型任意实施例提供的静电释放电路，静电释放电路用于释放数据线402和/或扫描线401上的静电，如图中的静电释放电路401和静电释放电路402。

进一步的，继续参见图4A，周边电路区42还设置有至少一条缓冲线403和至少一条公共电极线404；静电释放电路包括多个第一静电释放电路410和多个第二静电释放电路420；

每条扫描线401对应一个第一静电释放电路410，每条数据线402对应一个所述第二静电释放电路420；

第一静电释放电路410的第二端D2和第四端D4与对应的扫描线401电连接，第一静电释放电路410的第一端D1和第三端D3与缓冲线电连接；

第二静电释放电路420的第一端D1和第三端D3与对应的数据线402电连接，第二静电释放电路420的第二端D2和第四端D4与缓冲线403电连接，

缓冲线403的端部通过第一静电释放电路410和/或第二静电释放电路420电连接至公共电极线404。

在本实用新型实施中，第一静电释放可采用本实用新型任意实施例提供的静电释放电路，第二静电释放电路可采用本实用新型任意实施例提供的静电释放电路。

参见图4B，在本实施例中，缓冲线的个数可大于一个，缓冲线包括第一缓冲线405和第二缓冲线406，第一静电释放电路410的第一端D1和第三端D3与第一缓冲线405电连接；第二静电释放电路420的第二端D2和第四端D4与第二缓冲线406电连接；也即第一静电释放电路410将扫描线401上的静电释放至第一缓冲线405；第二静电释放电路420将数据线402上的静电释放至第二缓冲线406上，由于在正常工作过程中，扫描线401和数据线402上的信号类型可能不同，使用两条缓冲线可以防止扫描线401和数据线402上的信号之间相互干扰。

第一缓冲线405的两端端部分别与两个第一静电释放电路410的第二端D2和第四端D4电连接，并且该两个第一静电释放电路410的第一端D1和第三端D3与公共电极线404电连接；

第二缓冲线406的两端端部分别与两个第二静电释放电路420的第一端D1和第三端D3电连接，并且该两个第二静电释放电路420的第二端D2和第四端D4与公共电极线404电连接。

第一缓冲线405和第二缓冲线406的端部通过相应的静电释放电路与公共电极线404电连接，将静电泄放至公共电极线404上。本实用新型实施例提供的显示面板还可包括向扫描线401提供栅极驱动信号的芯片407，向数据线402提供数据驱动信号的芯片408，还可包括位于非显示区的柔性电路板409，公共电极线404与柔性电路板409电连接。

经过仿真，如果不对静电释放电路中器件的漏极进行限制，在显示的一帧时间段，显示面板中的公共电极线上的功耗为4.32uw。本实用新型实施例提供的显示面板中，采用图2A或者3A中的静电释放电路时，在显示的一帧时间段，公共电极线的功耗为1.54uw；采用图2D或者图3D中的静电释放电路时，在显示的一帧时间段，公共电极线的功耗为1.59uw。可见使用本实用新型实施例提供的静电释放电路，公共电极线的功耗也有所降低，降低了显示面板的功耗。

另外，本实用新型实施例还提供了一种显示设备，参见图5，该显示设备51包括本实用新型任意实施例提供的显示面板52。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。