本申请要求于2015年10月19日提交的美国临时专利申请第62/243,411号和于2015年10月28日提交的美国临时专利申请第62/247,327号的优先权。以上申请的全部教导以参考的方式并入本文中。
背景技术：
：：移动计算装置(如笔记本个人电脑、智能手机、和平板计算装置)现在是用于在商业和个人生活中产生、分析、通信和消费数据的常用工具。因为随着高速无线通信技术变得普遍存在，访问数字信息的容易度也增加，消费者继续接受移动数字生活方式。移动计算装置的广泛用途包括显示常常以无线方式流动到该装置的大量的高分辨率计算机图形信息和视频内容。虽然这些装置通常包括显示屏，但高分辨率大幅面显示器的优选视觉体验不能容易地在这种移动装置中被复制，因为这种装置的物理尺寸受限于移动性的提升。前述类型装置的另一个缺点在于用户界面是依赖于手的，通常要求用户使用键盘(物理的或虚拟的)或触摸屏显示器输入数据或者做出选择。因此，消费者现在寻找无需动手、高品质、便携的、彩色显示方案以加强或代替他们的依赖于手的移动装置。这种显示方案具有实际的尺寸和重量限制，这因此限制可利用的电源(例如，电池尺寸)。考虑到受限制的电源，降低显示器的功率消耗增加在相关电源一次充电情况下显示器可以操作的时间的量。就一些类型的显示装置而言，操作要求将周期性斜坡信号提供给阵列的像素列。虽然斜坡信号发生器的功率要求可取决于许多因素，但通常的两个主要促成因素是(i)显示器中像素的数量、和(ii)斜坡信号的频率。因此，就固定尺寸的显示器而言，斜坡信号发生器的功率要求和因此相关的显示装置很大程度上依赖于斜坡频率。现有技术的显示应用正在推动对更高斜坡信号频率的需求，如上所述，这推动更高的功率要求。技术实现要素：最近开发的微显示器可以用非常小的形状因子提供大幅面、高分辨率彩色图像和流式视频。这种显示器的一个应用可以被并入戴在用户头上的无线头戴式计算机，其中显示器位于在用户的视场内，该头戴式计算机在形式上类似于眼镜、音频耳机或视频眼镜。“无线计算头戴式”装置(在本文中也被称为头戴式计算机(HSC)或头戴式显示器(HMD))包括一个或多个小的、高分辨率微显示器及用于放大图像的相关光学部件。这些高分辨率微显示器可以提供超级视频图形阵列(SVGA)(800×600)分辨率或扩展图形阵列(XGA)(1024×768)分辨率、或者在本领域中公知的更高分辨率。无线计算头戴式装置含有一个或多个无线计算和通信接口，从而使数据和流式视频性能成为可能，并且经过依赖于手装置提供更大的便利性和移动性。为了获得关于这种装置的更多信息，参见以下的共同未决专利申请：名称为“MobileWirelessDisplaySoftwarePlatformforControllingOtherSystemsandDevices”的于2009年1月5日提交的美国专利申请第12/348,646号；名称为“HandheldWirelessDisplayDevicesHavingHighResolutionDisplaySuitableForUseasaMobileInternetDevice”的于2009年3月27日提交的PCT国际专利申请第PCT/US09/38601号；和名称为“ImprovedHeadsetComputer”的于2012年4月25日提交的美国专利申请第61/638,419号，以上各专利申请的全部内容以参考的方式并入本文中。本文中所使用的“HSC”头戴式计算机、“HMD”头戴式显示装置与“无线计算头戴式”装置可互换地使用。本文中所描述的实施例通过下列中的一种或多种来减小微显示器(例如与HSC相关的微显示器)的功率：(i)降低用于驱动微显示像素阵列的列的斜坡信号的频率、和(ii)针对列驱动斜坡信号的各周期增加被驱动的阵列的行的数量。在一个方面，本发明可以是一种驱动像素阵列的方法，该方法包括将斜坡信号提供给像素阵列的一列或多列。对于斜坡信号的各周期，将第一行驱动信号提供给像素阵列的第一行并且将第二行驱动信号提供给像素阵列的第二行。一个实施例还包括提供第一放大器和第二放大器。第一放大器和第二放大器的每个放大器接收来自数字模拟转换器的输入斜坡信号并且分别产生第一放大斜坡信号和第二放大斜坡信号。第一放大器和第二放大器可以是单位增益放大器(即，增益等于一(1))，尽管放大器的增益可以是分数(即，在零(0)与一(1)之间)或者大于一(1)。另一个实施例还可包括将第一放大器的输出耦合到像素阵列的第一组像素并且将第二放大器的输出耦合到像素阵列的第二组像素。像素阵列的第一组像素可以是第一组像素列，并且像素阵列的第二组像素可以是第二组像素列。第一组像素列和第二组像素列可在空间上被布置在像素阵列上(或者在基板或容纳像素阵列的其他基底上)，使得第一组像素列的列与第二组像素列的列交替。一个实施例还可包括将第一放大斜坡信号提供给像素阵列的第一组像素，并且将第二放大斜坡信号提供给像素阵列的第二组像素。一个实施例还包括将第一放大器的输出耦合到像素阵列的第一组像素，并且将第二放大器的输出耦合到像素阵列的第二组像素。像素阵列的第一组像素可以是第一组像素行(来自像素阵列中的总共N行像素)，像素阵列的第二组像素是第二组像素行(来自像素阵列中的总共N行)。第一组像素行包括1至M行的像素，并且第二组像素包括M+1至N行的像素，其中M和N为整数。一个实施例还包括将第一放大斜坡信号提供给第一组像素行，并且将第二放大斜坡信号提供给第二组像素行。另一个实施例还包括将第一放大器的输出耦合到像素阵列的第一组像素，并且将第二放大器的输出耦合到像素阵列的第二组像素。像素阵列的第一组像素是第一组像素行，像素阵列的第二组像素是第二组像素行，第一组像素行和第二组像素行在空间上被布置在像素阵列上使得第一组像素行的行与第二组的像素行的行交替。一个实施例包括提供配置为生成斜坡信号的数字模拟转换器。在另一个方面，本发明可以是一种像素阵列驱动器，该驱动器包括：配置为产生斜坡信号的斜坡信号发生器、配置为接收斜坡信号并产生第一放大斜坡信号的第一放大器、和配置为接收斜坡信号并产生第二放大斜坡信号的第二放大器。第一放大斜坡信号可电性连接到像素阵列的第一组像素，并且第二放大斜坡信号可电性连接到像素阵列的第二组像素。在一个实施例中，像素阵列的第一组像素是第一组像素列，并且像素阵列的第二组像素是第二组像素列。第一组像素列和第二组像素列在空间上可被布置(即，指代各像素的物理布局)在像素阵列上使得第一组像素列的列与第二组像素列的列交替。在另一个实施例中，第一组像素列包括第N个像素列，并且第二组像素列包括第(N+1)个像素列，其中N是指二或更大的连续的偶数，以N＝2开始。应当理解的是，就本文中所描述的所有实施例而言，像素的总数(和因此像素列的数量)是有限的，该总数是由相关显示装置的尺寸和形状所限制。在另一个实施例中，第一组像素列接收第一放大斜坡信号，并且第二组像素列接收第二放大斜坡信号。在一个实施例中，像素阵列的第一组像素和第二组像素被布置在N行中。第一组像素包括1至M行的像素，并且第二组像素包括M+1至N行的像素，其中M和N为整数。根据权利要求14所述的像素阵列驱动器，其中1至M行的像素接收第一放大斜坡信号，并且M+1至N行的像素接收第二放大斜坡信号。在另一个实施例中，像素阵列的第一组像素是第一组像素行，并且像素阵列的第二组像素是第二组像素行。第一组像素行和第二组像素行在空间上可被布置在像素阵列上使得第一组像素行的行与第二组像素行的行交替。例如，第一组像素行可包括第一行、第三行、第五行等等，而第二组像素行可包括第二行、第四行、第六行等等。第一组像素行的像素可接收第一放大斜坡信号，并且第二组像素行的像素可接收第二放大斜坡信号。在另一个实施例中，斜坡信号发生器包括数字模拟转换器。斜坡信号发生器还可包括配置为生成数字式字并将该数字式字提供给数字模拟转换器的计数器，其中数字式字从初值到终值进行计数，反转到初值，并且从初值重复计数。在另一个实施例中，第一和第二放大器是单位增益放大器。在其他实施例中。附图说明基于如在附图中所图示的以下对本发明示例性实施例的更具体描述，前述内容将是清楚的，其中，在所有不同视图中类似的附图标记指代相同的部件。这些附图不必按比例绘制，相反重点是放在说明本发明的实施例上。图1图示了根据实施例的微显示器的简单实例。图2图示了斜坡DAC布置的一个实例。图3示出了针对可用于驱动图2中所示的像素阵列的信号的一个示例性时序图。图4示出了根据所描述实施例而构造的斜坡DAC布置的另一个实例。图5图示了针对可用于驱动图4中所示像素阵列的信号的示例性时序图。图6示出了根据所描述实施例而构造的斜坡DAC布置的又一个实例。图7图示了针对可用于驱动图6中所示的像素阵列的信号的示例性时序图。具体实施方式下面是对本发明各示例性实施例的描述。本文中所描述的微显示器总体包括由多个数据与控制信号103所驱动的像素阵列102，如在图1的简单实例中所示。为了使以下的描述更容易理解，该示例性微显示器100包括针对总共320个像素的20列和16行，尽管如上所述，实际的微显示器通常具有更多的像素(例如，具有1024列和768行的XGA)。该微显示器包括共同地将信息提供给像素阵列102的列驱动器104和行驱动器106。列驱动器104可将图像信息提供给像素，并且行驱动器106可将控制信息提供给像素。用于特定像素列110的列驱动器信号108可包括多个信号。在一些实施例中，例如就LCoS(液晶覆硅)或OLED(有机发光二极管)显示装置而言，图1中所示的列驱动器104可包括斜坡数字模拟转换器(DAC)和放大器，产生电压斜坡信号。电压斜坡信号可以是从第一电压线性地增加到第二电压然后重复的周期性信号(参见例如图3)。电压斜坡可在特定的时间进行取样并且被保持，而产生期望的固定电压输出，供像素的相关列使用。DAC可以是接收代表二进制值的数字式字(例如，8比特、16比特、32比特等)的装置。DAC产生与该数字式字的值相对应的电压输出。例如，可通过使数字式字从低值到高值顺序地进行计数(例如，从00000000到11111111)并周期性重复该计数而生成电压斜坡信号。例如，在一个实施例中，计数器被编程为从初值到终值进行计数然后使其反转到初值并且重复，该计数器可用于生成这种数字式字序列。放大器可接收来自DAC的电压斜坡信号并产生输出信号，该输出信号是所接收电压斜坡信号的放大版本。换句话说，放大器输出＝g*(电压斜坡信号)，其中g是放大器的增益。在一些实施例中，放大器的增益g是大于一的正实数，尽管在其他实施例中增益g可在零与一之间。图2图示了斜坡DAC布置的一个实例，其包括驱动第一放大器204和第二放大器206的单个斜坡DAC202。在此实施例中，放大器204、206被布置为从阵列208的两个部分驱动像素阵列208。像素在阵列208内部的布置(如图2中所示)意图是代表像素的物理布置(即，物理布局)。在此实例中，两个描绘出的部分是像素阵列的顶部和底部，尽管可以可替代地采用其他的描绘布置。图3示出了针对可用于驱动图2的像素阵列208的信号的示例性时序图。在此实例中，由斜坡DAC202生成120HzHSYNC斜坡信号302，该斜坡信号302经过放大器204和206被中继至像素阵列208中的像素。对于斜坡信号302的各周期，仅一行被驱动。在此实例中，第N行驱动信号304(即，行驱动信号N)在斜坡信号302的所描绘的第一周期期间是有效的，第N+1行驱动信号306(即，行驱动信号N+1)在斜坡信号302的所描绘的第二周期期间是有效的，第N+2行驱动信号308(即，行驱动信号N+2)在斜坡信号302的所描绘第三周期期间是有效的，并且第N+3行驱动信号310(即，行驱动信号N+3)在斜坡信号302的所描绘的第四周期期间是有效的。120Hz斜坡信号的周期为1/120秒＝8.333mS，因此用大约4×8.33mS＝33.33mS的时间来驱动四个像素行。图4示出了根据所描述实施例而构造的斜坡DAC布置的另一个实例，其包括驱动第一放大器404和第二放大器406的单个斜坡DAC402。在此实施例中，放大器404和406被布置为从阵列408的两侧(就图2的实例中而言，从阵列408的顶部和底部)驱动像素阵列408。然而，在图4的实例中，各放大器404和406驱动各列的一部分(在这种情况下，各列的一半)；换句话说，放大器404和406共享像素列的驱动。在其他实施例中，放大器可驱动大于或小于共享的列的一半。在图4的示例性实施例中，第T个顶部行驱动信号(即，ROWDRVSIGT)和第B个底部行驱动信号(即，ROWDRVSIGB)在第一斜坡周期期间是有效的，类似于图3中所示的与行驱动信号N304相互作用的斜坡信号302。第T+1个顶部行驱动信号(即，ROWDRVSIGT+1)和第B+1个底部行驱动信号(即，ROWDRVSIGB+1)在第二斜坡周期期间是有效的，类似于图3中所示的与行驱动信号N+1相互作用的斜坡信号302。第T+2个顶部行驱动信号(即，ROWDRVSIGT+2)和第B+2个底部行驱动信号(即，ROWDRVSIGB+2)在第三斜坡周期期间是有效的，类似于图3中所示的与行驱动信号N+2相互作用的斜坡信号302。因为图4中所示的配置允许同时地驱动两行(例如，行T和行B、行T+1和行B+1等)，所以可以在与图2中所示阵列配置相比使用较小功率的情况下驱动整个阵列。图5图示了针对可用于驱动图4的像素阵列408的信号的示例性时序图。在此实例中，由斜坡DAC402生成60HzHSYNC斜坡信号502，该斜坡信号经过放大器404和406被中继至像素阵列408中的像素。如图5的时序图中所示，斜坡信号502可以是图2和图3的斜坡信号302的频率的一半(即，60Hz)，因为对于各周期的斜坡信号502而言两行被驱动。在斜坡信号502的所描绘的第一周期期间，针对行T和行B的行驱动信号504和506分别是有效的。在斜坡信号502的所描绘的第二周期期间，针对行T+1和行B+1的行驱动信号508和510分别是有效的。60Hz斜坡信号的周期为1/60秒＝16.66mS，但因为对于各周期的斜坡信号502而言两行被驱动，所以它用大约2×16.66mS＝33.33mS的时间来驱动四行。因此，图4和图5中所示的布置在与图2和图3中所示布置的相同量的时间中驱动相同的四行。但因为图4和图5的布置使用斜坡信号502(该斜坡信号是在图2和图3中所示布置中所采用斜坡信号302的频率的一半)，所以图4和图5的布置需要较少功率。图6示出了根据所描述实施例而构造的斜坡DAC布置的又一个实例，其包括驱动第一放大器604和第二放大器606的单个斜坡DAC602。在此实施例中，放大器604、606被布置为从阵列408的两侧(就图2的实例中而言，从阵列的顶部和底部)驱动像素阵列608。然而，在图6的实例中，放大器604驱动奇数行(例如，行1、3、5，等)同时放大器606驱动偶数行(例如，行2、4、6，等)。图7中所示的时序图适用于图6中所示的布置，并且类似于图5中所示的时序图。图6中所示的布置提供了多个优点。像素可以在标准扫描顺序中被接受，只需要存储器的一个行缓冲区。图4要求有一个半帧缓冲，增加延迟，这对于VR(虚拟现实)应用是非常不利的。图6的布置减少对匹配放大器604和606的限制，因为偶数行与奇数行的失配与顶部一半图像与底部的一半图像之间的失配相比将是远不易觉察的。图6的布置减少运动伪影，因为所有行在与它们的周围几乎相同的时间被扫描。相反，在图4的布置中，在行B之后长时间，行T+2被扫描。图6的布置共享在相邻行之间的行线，因此每行只需要一半节距。应当指出的是，图6的布置要求每列有两个列线节距，并且必要的较长列线将具有稍微更高的电容，尽管每列线的像素数量与图4中所示结构相比仍然是相同的。本文中的示例性实施例通过将被驱动行的数量加倍同时将斜坡频率减半而验证了所公开的主题。应当理解的是，根据所描述实施例的基本构思，斜坡频率和像素行数量的其他变化(即，除加倍和减半以外)可用于减小功率同时维持每单位时间被驱动像素的数量。清楚的是，本文中所描述的一个或多个实施例可以用许多不同形式的软件和硬件来实施。用于实施本文中所描述实施例的软件代码和/或专用硬件并不是对本发明的限制。因此，在不考虑具体软件代码和/或专用硬件的情况下描述了各实施例的操作和性能，应当理解的是本领域技术人员将能够基于本文中的描述而设计出用以实施各实施例的软件和/或硬件。此外，本发明的某些实施例可实施为执行一个或多个功能的逻辑。该逻辑可以是基于硬件的、基于软件的、或者基于硬件与基于软件的组合。部分或全部的逻辑可存储于一个或多个有形计算机可读存储介质中，并且可包含可由控制器或处理器所执行的计算机可执行指令。该计算机可执行指令可包括实施本发明的一个或多个实施例的指令。该有形计算机可读存储介质可以是易失性的或非易失性的，并且可包括例如闪速存储器、动态存储器、可移动磁盘、和不可移动磁盘。虽然已参考本发明的示例性实施例具体地示出并描述了本发明，但本领域技术人员将理解的是在不偏离由所附权利要求所包含的本发明范围的前提下可在形式和细节中做出各种变化。当前第1页1 2 3 当前第1页1 2 3