本发明涉及显示技术领域，更具体地，涉及一种栅极驱动电路、显示面板以及显示装置。
背景技术：
随着显示装置的发展，集成栅极驱动(gatedriverinarray,gia)技术的应用越来越广泛，这种技术不仅能够减少数以千计的走线、使显示装置更加对称和紧凑，还能降低成本、提高显示面板的分辨率和弯折度。
图1示出了现有技术中栅极驱动电路的一个栅极驱动单元的结构示意图。如图1所示，该栅极驱动单元由七个晶体管t1至t7和两个电容c1和c2构成，并根据前级栅极驱动信号gn-4、后级栅极驱动信号gn+4、第一时钟信号clk1至第四时钟信号clk4产生本级的栅极驱动信号vo。当该栅极驱动单元完成本级栅极驱动信号vo的有效输出(本级栅极驱动信号vo为高电平)后，需要将本级栅极驱动信号vo维持在低电平。当时钟信号clk2位于高电平且vo为低电平时，电容c2将节点d的电压耦合至高电位，晶体管t5与晶体管t7导通，此时，低电平信号vl通过分别晶体管t5与晶体管t7将节点q的电压与本级栅极驱动信号vo维持在低电平，从而达到降噪的目的。
然而，在现有技术中，降噪过程仅发生在clk2位于高电平期间，因此，该电路存在稳定性较差、噪声较大、噪声容限较小等问题。此外，由于电路的元器件数目较多、不利于面板窄边框化。
技术实现要素：
有鉴于此，本发明针对现有技术中所存在的上述问题提供一种栅极驱动电路、显示面板以及显示装置，通过第一晶体管将第一节点电压下拉至低电平信号，从而延长了降噪的时间，改善了现有技术中电路稳定性较差、噪声较大、噪声容限较小等问题。
根据本发明的第一方面，提供了一种栅极驱动电路，包括多级栅极驱动单元，每级所述栅极驱动单元包括：第一晶体管，所述第一晶体管的控制端接收第四时钟信号，第一通路端接收前级栅极驱动信号，第二通路端与第一节点相连以将第一节点电压预充电至高电平电压或将所述第一节点电压下拉至低电平信号；第二晶体管，所述第二晶体管的控制端与所述第一节点相连，第一通路端接收第二时钟信号，第二通路端与输出端相连以提供本级栅极驱动信号；稳定模块，与所述第一节点相连，当所述第一晶体管和所述第二晶体管均关断时，所述稳定模块根据所述第一节点电压和所述第二时钟信号将所述本级栅极驱动信号稳定至所述低电平信号。
优选地，所述第四时钟信号和所述第二时钟信号互不交叠。
优选地，所述第四时钟信号和所述第二时钟信号的周期和占空比相同，相位相差半个周期。
优选地，所述栅极驱动电路还包括第一电容，所述第一电容的两端与所述第二晶体管的控制端和第二通路端分别相连以根据所述第二时钟信号实现自举。
优选地，所述稳定模块包括：下拉控制单元，根据所述第一节点电压和所述第二时钟信号提供第二节点电压至第二节点；下拉单元，与所述下拉控制单元相连于所述第二节点，所述下拉单元在所述第二节点电压的控制下将所述第一节点电压和所述本级栅极驱动电压维持在所述低电平信号。
优选地，所述下拉控制单元包括第二电容和第三晶体管，所述第三晶体管的控制端与所述第一节点相连，所述第三晶体管的第一通路端接收低电平信号，所述第二电容的第一端接收所述第二时钟信号，所述第二电容的第二端、所述第三晶体管的第二通路端与所述第二节点相连。
优选地，所述下拉单元包括第四晶体管和第五晶体管，所述第四晶体管、所述第五晶体管的控制端与所述第二节点相连，所述第四晶体管、所述第五晶体管的第一通路端接收低电平信号，所述第四晶体管的第二通路端与所述第二晶体管的第二通路端相连，所述第五晶体管的第二通路端与所述第一节点相连。
优选地，所述栅极驱动电路中的晶体管由n沟道薄膜晶体管或p沟道薄膜晶体管实现。
根据本发明的第二方面，提供了一种显示面板，包括上述的栅极驱动电路。
根据本发明的第三方面，提供了一种显示装置，包括上述的显示面板。
在本发明实施例的栅极驱动电路中，第一晶体管利用第四时钟信号与前级栅极驱动信号对第一节点电压进行预充电或将第一节点电压下拉至低电平信号，从而实现了第一晶体管的复用；稳定模块通过第一节点电压和第二时钟信号在稳定阶段将本级栅极驱动信号保持在低电平信号，从而实现当栅极驱动单元完成本级栅极驱动信号有效输出后将本级栅极驱动信号维持在低电平的目的。与现有技术相比，本发明实施例的栅极驱动电路由于第一晶体管的复用，在预充电阶段，第一晶体管对第一节点进行充电，在下拉阶段，第一晶体管对第一节点进行放电，在稳定阶段时，第一晶体管可以使第一节点的电压稳定地维持在低电平进行降噪，即降低了第一节点的电压在低电平时的噪声，从而增加了栅极驱动电路的噪声容限、提高了栅极驱动电路的稳定性。本发明的显示面板与显示装置同样具有上述效果。
此外，本发明实施例的栅极驱动电路的每级栅极驱动单元由五个晶体管与两个电容构成，并且每级栅极驱动单元仅需要两路时钟信号，与现有技术相比，本发明实施例的栅极驱动电路减少了元器件的数量，优化了电路结构，达到了实现面板窄边框化的目的。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出了现有技术中栅极驱动单元的结构示意图。
图2示出了本发明实施例中的显示装置的结构示意图。
图3示出了本发明实施例中栅极驱动电路的结构示意图。
图4示出了本发明实施例中第i级栅极驱动单元的结构示意图。
图5示出本发明实施例中第i级栅极驱动单元的时序示意图。
图6a至6e示出了本发明实施例中的第i级栅极驱动单元的电路工作模拟图。
具体实施方式
为了使本发明的目的和方案更加清楚，便于实施，下面将结合附图对本发明作进一步详细的说明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
图2示出了本发明实施例中的显示装置的结构示意图。如图2所示，本发明实施例中的显示装置包括显示面板。显示面板包括：时序控制电路1100、源极驱动电路1200、栅极驱动电路1300以及排布在显示区域的像素阵列1400，其中，栅极驱动电路1300可以集成在像素阵列1400的两侧。像素阵列1400包括多个像素单元1410，栅极驱动电路1300通过n条栅极线g1至gn与对应的像素单元相连，源极驱动电路1200通过m条数据线s1至sm与对应的像素单元相连，时序控制电路1100分别与源极驱动电路1200、栅极驱动电路1300相连，其中n和m为非零自然数。
多个像素单元1410排列成阵列，每个像素单元1410包括晶体管1411和像素电容1412(由像素电极和公共电极形成)。每个像素单元1410中的晶体管1411的栅极与相应的栅极线相连，源极与相应的数据线相连，漏极与对应像素单元1410中的像素电极相连。
时序控制电路1100用于向源极驱动电路1200与栅极驱动电路1300提供时序信号，时序信号包括多个时钟信号以及多个启动信号(startvertical,stv)。源极驱动电路1200用于在像素单元1410中的晶体管1411导通时在对应的像素电极1412上施加与显示数据相对应的灰阶电压。栅极驱动电路1300用于根据时序信号向栅极线1430提供栅极驱动信号。
以下在对本发明实施例的描述中，如无特别说明，i为大于等于1且小于等于n的自然数。
图3示出了本发明实施例中栅极驱动电路的结构示意图。需要说明的是，本发明实施例中栅极驱动电路的结构并不限于此，本领域技术人员可以用其他实施例代替。如图3所示，本发明实施例的栅极驱动电路1300包括多级栅极驱动单元gia[1]至gia[n]。其中，各级栅极驱动单元分别具有用于接收前级栅极驱动信号g[i-4]或启动信号的前级驱动端、用于接收与每级栅极驱动单元对应的时钟信号clka与clkb、用于接收低电平信号vgl的低电平接收端以及用于输出本级栅极驱动信号g[i]的输出端，其中，参考信号vgl为低电平信号，第一级栅极驱动单元gia[1]、第二级栅极驱动单元gia[2]、第三级栅极驱动单元gia[3]以及第四级栅极驱动单元gia[4]的前级驱动端接收的信号分别为时序控制电路直接提供或经源极驱动电路提供的第一启动信号stv1、第二启动信号stv2、第三启动信号stv3以及第四启动信号stv4。
图4示出了本发明实施例中第i级栅极驱动单元的结构示意图。需要说明的是，在本实施例中提及的晶体管均为n型薄膜晶体管，且各个晶体管的第一通路端和第二通路端可以互换(即漏极和源极可以互换)。但是本发明的实现不限于此，在一些其他实施例中，晶体管还可以包括p型薄膜晶体管。
图4所示，该栅极驱动单元包括：第一晶体管t1、第二晶体管t2以及稳定模块1310。
第一晶体管t1的栅极(控制端)接收第四时钟信号clk4，第一晶体管t1的源极(第一通路端)接收前级栅极驱动信号g[i-4]，第一晶体管t1的漏极(第二通路端)与第一节点q1相连以将第一节点q1电压预充电至高电平电压或将第一节点q1电压下拉至低电平信号。第二晶体管t2的栅极与第一节点q1相连，第二晶体管t2的源极接收第二时钟信号clk2，第二晶体管t2的漏极与输出端相连提供本级栅极驱动信号g[i]。稳定模块1310与第一节点q1相连，稳定模块根据第一节点q1电压和第二时钟信号clk2将本级栅极驱动信号g[i]稳定至低电平信号。
在一些优选实施例中，栅极驱动单元还包括第一电容c1。第一电容c1的两端与第二晶体管t2的栅极和漏极分别相连以根据第二时钟信号clk2实现自举。
在本发明的实施例中，稳定模块1310包括：下拉控制单元1311与下拉单元1312。
下拉控制单元1311根据第一节点q1电压和第二时钟信号clk2提供第二节点电压至第二节点q2。下拉单元1312与下拉控制单元1311相连于第二节点q2，下拉单元1312在第二节点q2电压的控制下将第一节点q1电压和本级栅极驱动信号g[i]维持在低电平信号。其中，下拉控制单元1311包括第二电容c2和第三晶体管t3，第三晶体管t3的栅极与第一节点q1相连，第三晶体管t3的源极接收低电平信号vgl，第二电容c2的第一端接收第二时钟信号clk2，第二电容c2的第二端、第三晶体管t3的漏极与第二节点q2相连。下拉单元1312包括第四晶体管t4和第五晶体管t5，第四晶体管t4、第五晶体管t5的栅极与第二节点q2相连，第四晶体管t4、第五晶体管t5的源极接收低电平信号vgl，第四晶体管t4的漏极与第二晶体管t2的漏极相连，第五晶体管t5的漏极与第一节点q1相连。
图5示出本发明实施例的显示装置中的第i级栅极驱动单元的时序示意图。如图5所示，第i级栅极驱动单元的每个工作周期包括预充电阶段l1、自举充电阶段l2、下拉阶段l3以及稳定阶段l4。其中，相邻两个时钟信号的相位相差1/4个周期t，每个时钟信号的占空比相同、周期t相同，且第四时钟信号clk4和第二时钟信号clk2互不交叠。下面以第四时钟信号clk4和第二时钟信号clk2的周期t和占空比相同、且相位相差半个周期t为例，并结合图4和图5对这四个阶段进行依次说明。
在预充电阶段l1时，第四时钟信号clk4为高电平，晶体管t1导通，前级栅极驱动信号g[i-4]为高电平，使第一节点q1的电压置于第一高电平，晶体管t2导通，第二时钟信号clk2为低电平，晶体管t3导通，参考信号vgl为低电平信号，第二节点q2的电压置于低电平，晶体管t4与晶体管t5关断，此时，本级栅极驱动信号g[i]为低电平信号。
在自举充电阶段l2，第四时钟信号clk4为低电平，晶体管t1关断，第一节点q1的电压保持在第一高电平，晶体管t2导通，第二时钟信号clk2为高电平，本级栅极驱动信号g[i]上升至高电平，通过第一电容c1的自举效应，将第一节点q1的电压置于高电平，第二时钟信号clk2由高电平变为低电平，下拉本级栅极驱动信号g[i]。
下拉阶段l3，第四时钟信号clk4为高电平，晶体管t1导通，前级栅极驱动信号g[i-4]为低电平，第一节点q1的电压置于低电平，晶体管t2关断，本级栅极驱动信号g[i]置于低电平。
稳定阶段l4，第二时钟信号clk2为高电平，通过第二电容c2的耦合作用将第二节点q2的电压置于高电平，晶体管t4与晶体管t5导通，参考信号vgl为低电平信号，使第一节点q1的电压与本级栅极驱动信号g[i]稳定保持在低电平电位，第四时钟信号clk4为高电平，晶体管t1导通，前级栅极驱动信号g[i-4]为低电平，使第一节点q1的电压稳定保持在低电平电位，通过将第二时钟信号clk2与第四时钟信号clk4交替地置于高电平，使第一节点电压q1与本级栅极驱动信号g[i]持续稳定地保持在低电平。
图6a至6e示出本发明实施例的显示装置中的第i级栅极驱动单元的电路工作模拟图。图6a为第二时钟信号clk2的模拟图，图6b为第四时钟信号clk4的模拟图，图6c为第一节点q1的电压的模拟图，图6d为第二节点q2的电压的模拟图，图6e为本级栅极驱动信号g[i]的模拟图。其中，横坐标为时间，单位为秒，纵坐标为电压，单位为伏特。
在本发明实施例的栅极驱动电路中，第一晶体管利用第四时钟信号与前级栅极驱动信号对第一节点电压进行预充电或将第一节点电压下拉至低电平信号，从而实现了第一晶体管的复用；稳定模块通过第一节点电压和第二时钟信号在稳定阶段将本级栅极驱动信号保持在低电平信号，从而实现当栅极驱动单元完成本级栅极驱动信号有效输出后将本级栅极驱动信号维持在低电平的目的。与现有技术相比，本发明实施例的栅极驱动电路由于第一晶体管的复用，在预充电阶段，第一晶体管对第一节点进行充电，在下拉阶段，第一晶体管对第一节点进行放电，在稳定阶段时，第一晶体管可以使第一节点的电压稳定地维持在低电平进行降噪，即降低了第一节点的电压在低电平时的噪声，从而增加了栅极驱动电路的噪声容限、提高了栅极驱动电路的稳定性。本发明的显示面板与显示装置同样具有上述效果。
此外，本发明实施例的栅极驱动电路的每级栅极驱动单元由五个晶体管与两个电容构成，并且每级栅极驱动单元仅需要两路时钟信号，与现有技术相比，本发明实施例的栅极驱动电路减少了元器件的数量，优化了电路结构，达到了实现面板窄边框化的目的。
在上文中描述了本发明的许多特定的细节，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。