显示装置及其驱动方法

专利名称:显示装置及其驱动方法
技术领域：
本发明涉及使多个放电单元有选择地放电以显示图象的显示装置及其驱动方法。
背景技术：
采用PDP(等离子显示屏)的等离子显示装置具有可薄型化和扩大画面的优点。这种等离子显示装置利用构成象素的放电单元在放电时发光显示图像。
图47是示出已有的等离子显示装置中的保持驱动器结构的电路图。
如图47所示，保持驱动器600包含回收电容C11、回收线圈L11、开关SW11、SW12、SW21、SW22和二极管D11、D12。
开关SW11连接在电源端子V11与节点N11之间，开关SW12连接在节点N11与接地端子之间。电源端子V11上施加保持电压Vsus。节点N11连接例如480个保持电极，图47中示出连接相当于多个保持电极与接地端子之间的全部电容的屏电容Cp。
回收电容C11连接在节点N13与接地端子之间。节点N13与节点N12之间串联开关SW12和二极管D11，节点N12与节点N13之间串联二极管D12和开关SW22。回收线圈L11连接在节点N12与节点N11之间。
图48是示出图47中保持驱动器600在保持期间的动作的时序图。图48示出图47中节点N11的电压和开关SW21、SW11、SW22、SW12的动作。
首先，在Ta期间，开关SW21导通，开关SW12截止。这时，开关SW11和SW22截止。借助于此，利用回收线圈L11与屏电容Cp形成的LC谐振，节点N11的电压上升到峰值电压Vp，回收电容C11存储的电荷提供给屏电容Cp。这时，节点N11的电压一超过保持期间的放电开始电压，就开始进行保持放电。
接着，在Tb期间开关SW21阻断，开关SW11导通。因此，节点N11连接于电源端子V11，节点N11的电压急剧上升，该电压在Tc期间固定为保持电压Vsus。
接着，在Td期间，开关SW11阻断，开关SW22导通，借助于此，利用回收线圈L11与屏电容Cp形成的LC谐振，节点N11的电压缓慢下降，将电荷从屏电容Cp回收到回收电容C11。
最后，在Te期间，开关SW22阻断，开关SW12导通。因此，节点N11的电压急剧下降，固定在接地电位上。
在保持期间反复进行上述动作，以此在多个保持电极上施加周期性的保持脉冲Psu，并且在保持脉冲Psu的上升缘时放电单元放电，实施保持放电。在Td期间，由回收电容C11回收屏电容Cp的电荷，并且在Ta期间又将回收的电荷供给屏电容Cp，以谋求减少耗电。
然而，已有的保持驱动器在作为回收时间的Ta期间和Td期间，由于用作开关SW21、SW22的场效应型晶体管的导通电阻、二极管D11和D12造成的损耗、回收线圈L11的直线电阻、形成屏电容Cp的电极的电阻等原因而消耗电功率，产生无功功率。
设保持脉冲Psu的保持电压为Vsus，回收时间的峰值电压为Vp，1秒钟期间的保持脉冲数为F，则该无功功率LP可由下式表示。
LP＝Cp×Vsus×(Vsus-Vp)×F这里，若回收时间长，则会使LC谐振造成的峰值电压Vp高，可减小无功功率LP，但起动率大时回收时间长，不能稳定放电，因而对全部起动率将回收时间设定得短。
因此，已有的等离子显示装置，其回收时间的峰值电压Vp低，在启动率小时不能充分减小无功功率，从而不能充分减小耗电。

发明内容
本发明的目的是提供一种即使起动率变化也能稳定放电，同时能减小无功功率从而减小耗电的显示装置及其驱动方法。
本发明的一种显示装置是一种有选择地使多个放电单元放电以显示图象的显示装置，具有回收放电单元存储的电荷并且用回收的电荷对驱动脉冲进行驱动的回收手段以及检测多个放电单元中同时起动的放电单元的起动率的检测手段；多个放电单元包含电容性负载；回收手段包含具有一端连接所述电容性负载的至少1个电感元件的电感手段，以及利用电容性负载与电感元件的LC谐振驱动驱动脉冲的谐振驱动手段；显示装置还具有控制手段，该控制手段根据检测手段检测出的起动率，控制回收手段，使由回收手段驱动驱动脉冲的回收时间和LC谐振时间发生变化。
本发明的显示装置中，利用电容性负载与电感元件的LC谐振对驱动脉冲进行驱动，同时检测多个放电单元中同时起动的放电单元的起动率，根据起动率使对驱动脉冲进行驱动的回收时间和LC谐振的谐振时间发生变化。借助于此，能用与起动率相适应的最佳回收时间和LC谐振的谐振时间驱动驱动脉冲。因此，起动率大时能够缩短回收时间，稳定地放电，同时能够缩短谐振时间，减小无功功率。起动率小时能加长回收时间，减小无功功率。其结果是，即使起动率变化，也能稳定放电，同时还能减小无功功率，从而减小耗电。
显示装置还具有变换手段，能将1场的图象数据变换成各子场的图像数据，以便将1场划分成多个子场，使各子场选择的放电单元放电，进行灰度显示；检测手段包含检测每一子场的起动率的子场起动率检测手段；控制手段根据子场起动率检测手段检测出的每一子场的起动率控制回收手段，使回收时间和LC谐振的谐振时间发生变化。
这时，由于能根据对每一子场检测出的起动率使回收时间和LC谐振时间发生变化，因而即使进行灰度显示时，也能根据起动率使回收时间和LC谐振的谐振时间最佳化。
控制手段也可控制回收手段，使检测手段检测出的起动率越小回收时间越长。
这时，由于检测出的起动率越小回收时间越长，在起动率小时使回收时间加长，能谋求降低无功功率，同时在起动率大时使回收时间短，能稳定地放电。
控制手段也可控制回收手段，使检测手段检测出的起动率越小LC谐振的谐振时间越长。
这时，由于检测出的起动率越小越加长LC谐振的谐振时间，可在起动率小时加长回收时间，谋求降低无功功率，同时可在起动率大时缩短LC谐振的谐振时间短，稳定地进行放电，而且能使无功功率进一步降低。
控制手段也可以根据检测手段检测出的起动率控制回收手段，使回收时间中放电单元放电的放电回收时间改变，放电时间中放电单元不放电的非放电回收时间不变。
这时，由于根据检测出的起动率使回收时间中放电单元放电的放电回收时间发生变化，以此能根据检测出的起动率使放电回收时间最佳化，从而可减小无功功率，同时能稳定放电。又由于不使回收时间中放电单元不放电的非放电回收时间发生变化，能简化该期间的驱动波形的控制，使电路结构简化。
控制手段还可根据检测手段检测出的起动率，控制回收手段，使回收时间中放电单元不放电的非放电回收时间长于放电时间中放电单元放电的放电回收时间。
这时，由于根据检测的起动率使非放电回收时间长于放电回收时间，所以更加长不需要考虑放电稳定性的非放电回收时间，能进一步减小无功功率。
本发明的另一种显示装置，是一种使多个放电单元有选择地放电以显示图像的显示装置，具有回收放电单元存储的电荷并且用回收的电荷对驱动脉冲进行驱动的回收手段以及检测多个放电单元中同时起动的放电单元的起动率的检测手段；多个放电单元包含电容性负载；回收手段包含具有一端连接电容性负载的至少1个电感元件的电感手段，以及利用电容性负载与电感元件的LC谐振驱动驱动脉冲的谐振驱动手段；显示器装置还具有控制手段，该控制手段根据检测手段检测出的起动率控制回收手段，使LC谐振的谐振时间发生变化。
本发明的显示装置中，利用电容性负载与电感元件的LC谐振对驱动脉冲进行驱动，同时根据检测的起动率使LC谐振的谐振时间发生变化，因而能根据检测出的起动率将LC谐振的谐振时间设定为最佳时间。因此在起动率小时加大电感元件的电感值使谐振时间加长，而在起动率大时减小电感元件的电感值使谐振时间缩短，以此能使稳定放电电压保持恒定。尤其是在起动率大时，可使谐振时间缩短，能稳定放电，而且能提高回收效率，降低无功功率。又借助于使回收时间保持恒定，能提高放电的稳定性。其结果是，即使起动率发生变化也能稳定放电，同时能减小无功功率，从而减小耗电。
电感手段也可包含能使电感值变化的可变电感手段；控制手段也可以根据检测手段检测出的起动率使可变电感手段的电感值改变。
这时，由于能根据检测出的起动率使电感值发生变化，所以能根据起动率将电感值设定为最佳值，从而可提高回收效率。
可变电感手段也可包含并联的多个电感元件，以及受控制手段控制，并且在多个电感元件中选择规定的电感元件的选择手段。
这时，由于能在并联的多个元件中选择规定的电感元件，所以能利用将多个电感元件中的规定电感元件加以组合的方法实现各种电感值，从而可根据起动率将电感值设定为最佳值。
可变电感手段也可包含串联的多个电感元件，以及受控制手段控制并且在多个电感元件中选择规定的电感元件的选择手段。
这时，由于能在串联的多个电感元件中选择规定的电感元件，所以能利用将多个电感元件中的规定电感元件加以组合的方法实现各种电感值，从而能根据起动率将电感值设定为最佳值。
也可做成回收手段还包含从电容性负载回收电荷用的电容性元件；可变电感手段包含第1电感元件；谐振驱动手段包含在电容性负载和所述电容性元件之间与第1电感元件串联的第1开关手段；可变电感手段还包含串联在第1电感元件两端的第2电感元件和第2开关手段；控制手段控制第1和第2开关手段的导通/阻断状态。
这时，由于能根据起动率将第2电感元件并联在第1电感元件上，所以能用第1和第2电感元件的合成电感值以及第1电感元件的电感值，根据起动率将电感值设定为最佳值。
还可做成回收手段还包含从电容性负载回收电荷用的电容性元件；可变电感手段包含第1电感元件；谐振驱动手段包含在电容性负载和所述电容性元件之间与第1电感元件串联的第1开关手段；可变电感手段还包含串联在电容性负载与电容性元件之间的第2电感元件和第2开关手段；控制手段控制第1和第2开关的导通/阻断。
这时，由于根据起动率控制第1和第2开关手段的导通/阻断状态，所以能用第1和第2电感元件的合成电感值以及第1和第2电感元件的电感值，根据起动率将电感值设定为最佳值。而且，电容性负载与电容元件之间只插入一个开关手段，因而能将开关手段引起的损耗抑制到所需的最小限度，使无功功率可进一步减小。
还可做成谐振驱动手段还包含串联在电容性负载与所述电容性元件之间的第3电感元件和第3开关手段；述控制手段使在回收时间里放电单元放电的放电回收时间使第1和第2开关手段的至少一方导通，在回收时间里放电单元不放电的非放电回收时间使第3开关手段导通。
这时，在放电回收时间控制第1和第2开关手段的导通/阻断状态，以在电容性负载与电容元件之间连接第1和第2电感元件中的至少一个，因而能用第1和第2电感元件的合成电感值以及第1和第2电感元件的电感值，根据起动率将放电回收时间的电感值设定为最佳值。
又由于在非放电回收时间控制第3开关手段的导通/阻断状态，以在电容性负载与电容性元件之间连接第3电感元件，因此能在非放电回收时间不考虑放电单元的放电稳定性，仅考虑减小无功功率设定第3电感元件的电感值，从而可进一步减小无功功率。
还可做成谐振驱动手段还包含与第1开关手段并联的第3开关手段；可变电感手段还包含与第2开关手段并联的第4开关手段；控制手段控制第1～第4开关手段的导通/阻断状态。
这时，由于能独立控制第1～第4开关手段的导通/阻断状态，所以可独立控制驱动脉冲上升时和下降时的谐振时间，而且在保持脉冲上升时和下降时共用第2电感元件，所以能简化电路结构。
控制手段还可控制第1和第2开关手段的导通/阻断状态，使第1开关手段导通后第2开关手段导通。
这时，在电容性元件与第1电感元件连接后第1电感元件与第2电感元件并联，因而借助于使仅用第1电感元件的电感值的期间与用第1和第2电感元件合成的电感值的期间的比例发生变化，能使电感值变化为各种值，从而可根据起动率将电感值设定为最佳值。
又可使显示装置还具有变换手段，将1场的图象数据变换成各子场的图像数据，以便将1场划分成多个子场，使各子场选择的放电单元放电，进行灰度显示；检测手段包含检测每一子场起动率的子场起动率检测手段；控制手段根据子场起动率检测手段检测出的每一子场的起动率，控制第2开关手段的导通期。
这时，由于根据每一子场检测出的起动率控制第2开关手段的导通期，所以能根据每一子场的起动率使电感值发生变化，从而即使在进行灰度显示时也能根据起动率使电感值最佳化。
第1和第2开关手段还可以是串联的场效应型晶体管和二极管、串联的2个场效应型晶体管以及绝缘栅型双极性晶体管中的任一种。
这时，第1和第2开关手段由串联的场效应晶体管和二极管、串联的2个场效应晶体管以及绝缘栅型双极性晶体管中的任一种构成，所以能利用这些元件进行开关操作。采用串联的2个场效应晶体管时，尤其能减小开关手段的损耗。
控制手段还可控制回收手段，使检测手段检测出的起动率越小LC谐振的谐振时间越长。
这时，由于检测出的起动率越小越加长LC谐振的谐振时间，所以起动率小时加长谐振时间，起动率大时缩短谐振时间，能使稳定放电电压保持恒定。尤其是可在起动率大时缩短谐振时间，稳定地放电，而且可提高回收效率，降低无功功率。
控制手段还可根据检测手段检测出的起动率使驱动脉冲的周期改变。
这时，由于能根据起动率改变驱动脉冲周期，所以可在起动率小时加长驱动脉冲周期，充分确保回收时间。
本发明的又一种、即显示装置的驱动方法，是一种使多个放电单元有选择地放电以显示图像的显示装置的驱动方法，多个放电单元包含电容性负载；显示装置包含具有一端连接电容性负载的至少一个电感元件的电感手段；显示装置的驱动方法包含以下步骤回收放电单元存储的电荷，利用回收的电荷，借助于电容性负载与电感元件的LC谐振，对驱动脉冲进行驱动的步骤；检测多个放电单元中同时起动的放电单元的起动率的步骤；根据检测步骤检测出的起动率，使回收步骤中驱动驱动脉冲的回收时间和LC谐振的谐振时间改变的步骤。
本发明的显示装置驱动方法中，利用电容性负载与电感元件的LC谐振对驱动脉冲进行驱动，同时检测多个放电单元中同时起动的放电单元的起动率，根据检测出的起动率使驱动驱动脉冲的回收时间和LC谐振的谐振时间发生变化。借助于此，能够以相应于起动率的最佳回收时间和LC谐振的谐振时间对驱动脉冲进行驱动。从而，在起动率大的情况下能够缩短回收时间，稳定地进行放电，同时能够缩短谐振时间，减少无功功率。又，在起动率小的情况下，能够加长回收时间，减少无功功率。其结果是，即使是起动率发生变化也能够进行稳定的放电，同时能够降低无功功率，减少消耗功率。
本发明的又一种、即显示装置的驱动方法是使多个放电单元有选择地放电以显示图像的显示装置的驱动方法，多个放电单元包含电容性负载；显示装置包含具有一端连接于电容性负载的至少一个电感元件的电感手段；所述驱动方法包含以下步骤，即回收放电单元存储的电荷，利用回收的电荷，借助于电容性负载与电感元件的LC谐振，对驱动脉冲进行驱动的步骤、检测多个放电单元中同时起动的放电单元的起动率的步骤、以及根据检测步骤检测出的起动率，使LC谐振的时间改变的步骤。
在本发明的显示装置的驱动方法中，利用电容性负载与电感元件的LC谐振对驱动脉冲进行驱动，同时根据检测出的起动率使LC谐振的谐振时间发生变化，因此，能够根据检测出的起动率将LC谐振的谐振时间设定为最佳时间。从而，在起动率小的情况下，能够加大电感元件的电感值以加长谐振时间，在起动率大的情况下能够减小电感元件的电感值以宿短谐振时间，以此能够使稳定放电的电压为一定值。特别是在起动率大的情况下能够使谐振时间宿短、进行稳定放电，并且能够提高回收效率减小无功功率。又利用使其回收时间为一定的方法，可以提高放电的稳定性。其结果是，即使是起动率发生变化也能够进行稳定的放电，同时能够降低无功功率，减少消耗功率。
本发明又一种显示装置，是一种使多个放电单元有选择地放电以显示图像的显示装置，具有回收放电单元存储的电荷并且用回收的电荷驱动驱动脉冲的回收电路，以及检测多个放电单元中同时起动的放电单元的起动率的检测电路；多个放电单元包含电容性负载；回收电路包含具有一端连接于电容性负载的至少一个电感元件的电感电路，以及利用电容性负载与电感元件的LC谐振驱动驱动脉冲的谐振驱动电路；显示装置还具有控制电路，该控制电路根据检测电路检测出的起动率控制回收电路，使由回收电路驱动驱动脉冲的回收时间和LC谐振的谐振时间发生变化。
本发明的显示装置中，利用电容性负载与电感元件的LC谐振对驱动脉冲进行驱动，同时检测多个放电单元中同时起动的放电单元的起动率，根据起动率使对驱动脉冲进行驱动的回收时间和LC谐振的谐振时间发生变化。以此能够用与起动率相应的最佳回收时间和LC谐振的谐振时间驱动驱动脉冲。因此在起动率大时能够缩短回收时间，稳定地进行放电，同时能够缩短谐振时间，减小无功功率。起动率小时能加长回收时间，减小无功功率。结果，即使起动率发生变化也能稳定放电，同时还能减小无功功率，从而减小耗电。
本发明再一种显示装置，是一种使多个放电单元有选择地放电以显示图像的显示装置，具有回收放电单元存储的电荷并且用回收的电荷驱动驱动脉冲的回收电路，以及检测多个放电单元中同时起动的放电单元的起动率的检测电路；多个放电单元包含电容性负载；回收电路包含具有一端连接于电容性负载的至少一个电感元件的电感电路，以及利用电容性负载与电感元件的LC谐振驱动驱动脉冲的谐振驱动电路；显示装置还具有控制电路，该控制电路根据检测电路检测出的起动率，控制回收电路使LC谐振时间发生变化。
本发明的显示装置中，利用电容性负载与电感元件的LC谐振对驱动脉冲进行驱动，同时根据检测出的起动率使LC谐振的谐振时间发生变化，因此能够根据检测出的起动率将LC谐振的谐振时间设定为最佳时间。因而，在起动率小的情况下，能够加大电感元件的电感值以加长谐振时间，在起动率大的情况下能够减小电感元件的电感值以宿短谐振时间，以此能够使稳定放电的电压为一定值。特别是在起动率大的情况下能够使谐振时间宿短、进行稳定放电，并且能够提高回收效率减小无功功率。又利用使其回收时间为一定的方法，可以提高放电的稳定性。其结果是，即使是起动率发生变化也能够进行稳定的放电，同时能够降低无功功率，减少消耗功率。



图1是示出本发明第1实施形态的等离子显示装置结构的框图。
图2是示出图1的PDP的扫描电极和保持电极驱动电压的一个例子的时序图。
图3是示出图1所示保持驱动器的结构的电路图。
图4是示出图1所示的子场处理器的结构的框图。
图5是示出图3所示的保持驱动器的保持期间的动作的一个例子的时序图。
图6是说明回收时间和谐振时间用的波形图。
图7是说明回收时间的可变控制用的波形图。
图8是说明谐振时间的可变控制用的波形图。
图9是示出回收时间与无功功耗的关系的一个例子的曲线图。
图10是示出在各回收时间的起动率与能稳定放电的稳定放电电压之间的关系的曲线。
图11是示出本发明第2实施形态的等离子显示装置的结构的框图。
图12是示出图11所示电感控制电路结构的框图。
图13是示出图11所示保持驱动器结构的电路图。
图14是示出图13所示可变电感部分的一个例子的结构的电路图。
图15是示出图14所示可变电感部分的各晶体管导通/阻断状态和各状态所对应的保持脉冲上升时的驱动波形的简图。
图16是示出谐振时间与无功功耗的关系的一个例子的关系曲线。
图17是示出图13所示可变电感部另一例的结构的电路图。
图18是示出图17所示可变电感部的晶体管导通/阻断状态和各状态所对应的保持脉冲上升时的驱动波形的简图。
图19是示出本发明第3实施形态的等离子显示装置结构的框图。
图20是示出图19所示子场处理器结构的框图。
图21是示出图19所示保持驱动器结构的电路图。
图22是示出利用2个回收线圈的谐振时间与延迟时间之间的关系的一个例子的关系曲线。
图23是示出图21所示保持驱动器在保持期间的动作的第1时序图。
图24是示出图21所示保持驱动器在保持期间的动作的第2时序图。
图25是示出图21所示保持驱动器在保持期间的动作的第3时序图。
图26是示出图21所示保持驱动器在保持期间的动作的第4时序图。
图27是示出图19所示保持驱动器另一例的结构的电路图。
图28是示出图19所示保持驱动器又一例的结构的电路图。
图29是示出本发明第4实施形态的等离子显示装置结构的框图。
图30是示出图29所示子场处理器的结构的框图。
图31是示出图29所示的保持驱动器的结构的电路图。
图32是示出图31所示保持驱动器在保持期间的动作的第1时序图。
图33是示出图31所示保持驱动器在保持期间的动作的第2时序图。
图34是示出图31所示保持驱动器在保持期间的动作的第3时序图。
图35是示出图31所示保持驱动器在保持期间的动作的第4时序图。
图36是示出本发明第5实施形态的等离子显示装置结构的框图。
图37是示出图36所示保持驱动器结构的电路图。
图38是示出图36所示保持驱动器结构的电路图。
图39是示出图38所示保持驱动器在保持期间的动作的第1时序图。
图40是示出图38所示保持驱动器在保持期间的动作的第2时序图。
图41是示出图38所示保持驱动器在保持期间的动作的第3时序图。
图42是示出图38所示保持驱动器在保持期间的动作的第4时序图。
图43是示出本发明第6实施形态的等离子显示装置结构的框图。
图44是示出图43所示子场处理器的结构的框图。
图45是示出谐振时间与无功功耗之间关系的一个例子的关系曲线。
图46是示出各谐振时间的起动率与能稳定放电的稳定放电电压之间的关系的关系图。
图47是示出已有的等离子显示装置中保持驱动器的结构的框图。
图48是示出图47所示保持驱动器在保持期间的动作的时序图。
具体实施形态作为本发明显示装置的一个例子，下面对AC型等离子显示装置进行说明，图1是示出本发明第1实施形态的等离子显示装置结构的框图。
图1的等离子显示装置具有A/D变换器(模拟-数字变换器)1、视频信号-子场关系对应器2、子场处理器3、数据驱动器4、扫描驱动器5、保持驱动器6、PDP(液晶显示屏)7和子场起动率测定器8。
A/D变换器1输入视频信号VD。A/D变换器1将模拟视频信号变换成数字图像数据，输出到视频信号-子场关系对应器2。视频信号-子场关系对应器2为了将1场划分成多个子场显示，从1场图像数据产生各子场的图像数据SP，输出到子场处理器3和子场起动率测定器8。
子场起动率测定器8从每一子场的图像数据SP检测在PDP7上同时驱动的放电单元14的起动率，将该结果作为子场起动率信号SL输出到子场处理器3。
这里，将能独立控制起动/非起动状态的最小放电空间单元称为放电单元，则起动率为(起动率)＝(同时起动的放电单元数)/(PDP总放电单元数)具体而言，子场起动率测定器8利用分解成表示视频信号-子场关系对应器2所产生的各子场的放电单元的起动/非起动的1位信息的视频信号信息，分别计算全部子场的起动率，将其结果作为子场起动率信号SL输出到子场处理器3。
例如，子场起动率测定器8内部具有计数器，在分解成表示起动/非起动的1位信息的视频信号信息表示起动时，使计数器的值递增1，以对每一子场求起动的放电单元总数，然后用PDP7的总放电单元数除该总数，求出起动率。
子场处理器3从每一子场的图像数据SP和子场起动率信号SL等产生数据驱动器驱动控制信号DS、扫描驱动器驱动器控制信号CS和保持驱动器驱动控制信号US，分别输出到数据驱动器4、扫描驱动器5和保持驱动器6。
PDP7包含多个地址电极(数据电极)11、多个扫描电极12和多个保持电极13。多个地址电极11排列在图面的垂直方向上，多个扫描电极12和多个保持电极13排列在图面的水平方向上。多个保持电极13还连接在一起。在地址电极11、扫描电极12和保持电极13的各交点上形成放电单元14，各放电单元14构成画面上的像素。
数据驱动器4连接PDP7的多个地址电极11。扫描驱动器5内部具有对各扫描电极12设置的驱动电路，各驱动电路连接于与PDP7对应的扫描电极12。保持驱动器6连接PDP7的多个保持电极13。
数据驱动器4按照数据驱动器驱动控制信号DS，在写入期间根据图像数据SP在PDP7的相当的地址电极11施加写入脉冲。扫描驱动器5按照扫描驱动器的驱动控制信号CS，在写入期间使移位脉冲在垂直扫描方向移位，同时在PDP7的多个扫描电极12依次施加写入脉冲。以此在相当的放电单元14进行地址放电。
扫描驱动器5按照扫描驱动器驱动控制信号CS，在保持期间将周期性的保持脉冲施加到PDP7的多个扫描电极12上。另一方面，保持驱动器6按照保持驱动器驱动控制信号US，在保持期间将相对于扫描电极12的保持脉冲相位偏移180度的保持脉冲同时施加到PDP7的多个保持电极13上。以此在相当的放电单元14进行保持放电。
在上述保持时间里，扫描驱动器5和保持驱动器6还如下所述按照扫描驱动器驱动控制信号CS和保持驱动器驱动控制信号US，使保持脉冲的波形和周期随子场起动率信号SL变化。
图1所示的等离子显示装置中，作为灰度显示驱劝方式，采用ADS(AddressDisplay-Period Separation地址与显示周期分离)方式。ADS方式在时间上将1场(1/60秒＝16.67ms)分成多个子场。
例如，用8位进行256级灰度显示时，将1场划分成8个子场SF1～SF8。各子场SF1～SF8分别作1、2、4、8、16、32、64、128的亮度加权后，组合这些子场SF1～SF8，从而用0～255的256级调整亮度级进行灰度显示。子场的划分数和加权值等不特别限于上述例子，可作种种变化。例如，为了减少动画模拟轮廓，将子场SF8分成2个，将这2个子场的加权值设定为64。
图2是示出图1中PDP7的扫描电极12和保持电极13的驱动电压的一个例子的时序图。
在初始化和写入期间，同时对多个扫描电极12施加初始化脉冲(建立脉冲)Pset。然后，在多个扫描电极12依次施加写入脉冲PW。以此在PDP的相当的放电单元产生地址放电。
接着，在保持期间周期性地将保持脉冲Psc施加到多个扫描电极12，并且将保持脉冲Psu周期性地施加到多个保持电极13上。保持脉冲Psu的相位相对于保持脉冲Psc的相位偏移180度。以此接着地址放电产生保持放电。
图3是示出图1所示保持驱动器6的结构的电路图。扫描驱动器5与保持驱动器6结构相同，动作相同，因而省略有关扫描驱动器5的详细说明，下面仅对保持驱动器6进行详细说明。
图3所示的保持驱动器6包含FET(场效应型晶体管，下文称为晶体管)Q1～Q4、回收电容Cr、回收线圈L和二极管D1、D2。
晶体管Q1一端连接电源端子V1，另一端连接节点N1，栅极则输入控制信号S1。电源端子V1上施加保持电压Vsus。晶体管Q2一端连接节点N1，另一端连接接地端子，栅极输入控制信号S2。
节点N1连接例如480个保持电极13，图3示出相当于多个保持电极13与接地端子之间的总电容量的屏电容Cp。这一点对于以下其他实施形态的保持驱动器也一样。
回收电容Cr连接在节点N3与接地端子之间。晶体管Q3和二极管D1串联在节点N3与节点N2之间。二极管D2和晶体管Q4串联在节点N2与节点N3之间。晶体管Q3的栅极输入控制信号S3，晶体管Q4的栅极输入控制信号S4。回收线圈L连接在节点N2与节点N1之间。
图4是示出图1所示子场处理器3的结构的框图。
图4所示子场处理器3包含起动率/回收时间LUT(查找表)31、回收时间确定部32、起动率/保持周期LUT33、保持周期确定部34和放电控制信号发生器35。
起动率/回收时间LUT31与回收时间确定部32相连，用表的形式存储基于实验数据的起动率与回收时间的关系。例如，相对于起动率0～10％存储1300ns作为回收时间；相对于起动率10～50％存储1100ns作为回收时间；相对于起动率50～80％存储900ns作为回收时间；相对于起动率80～90％存储700ns作为回收时间；相对于起动率90～100％存储600ns。这里，回收时间是指利用回收线圈L与屏电容Cp形成的LC谐振驱动保持脉冲Psu的时间。
回收时间确定部32连接放电控制信号发生器35，根据子场起动率测定器8输出的子场起动率信号SL，从起动率/回收时间LUT31读出对应的回收时间，并将读出的回收时间输出到放电控制信号发生器35。回收时间的确定不特别限制于以上那样用表的形式存储基于实验数据的起动率与回收时间的关系的例子，也可根据表示起动率与回收时间之间的关系的近似式求与起动率对应的回收时间。
起动率/保持周期LUT33与保持周期确定部34相连，用表的形式存储基于实验数据的起动率与保持周期的关系。例如，相对于起动率0～50％存储8微秒，作为保持周期；相对于起动率50～80％存储7微秒，作为保持周期；相对于起动率80～100％存储6微秒，作为保持周期。这里，保持周期指保持脉冲Psu的周期。
保持周期确定部34与放电控制信号发生器35相连，根据子场起动率测定器8输出的子场起动率信号SL，从起动率/保持周期LUT33读出对应的保持周期，并将读出的保持周期输出到放电控制信号发生器35。保持周期的确定不受以上那样用表的形式存储基于实验数据的起动率与保持周期的关系的例子的特别限制，也可采用表示起动率与保持周期的关系的近似式等。
放电控制信号发生器35在回收时间确定部32确定的回收时间和保持周期确定部34确定的保持周期输出控制信号S1～S4作为保持驱动器驱动控制信号US，使保持驱动器6输出保持脉冲Psu。
扫描驱动器5也与以上所述相同，利用子场处理器3对其进行控制，也同样根据子场起动率控制施加在扫描电极12上的保持脉冲的波形和周期。
本实施形态中，晶体管Q3和Q4，回收电容Cr、回收线圈L和二极管D1、D2相当于回收手段，子场起动率测定器8相当于检测手段和子场起动率检测手段，子场处理器3相当于控制手段，视频信号-子场关系对应器2相当于变换手段。回收线圈L相当于电感手段和电感元件，晶体管Q3和Q4，回收电容Cr和二极管D1、D2相当于谐振驱动手段。
图5是示出图3所示保持驱动器6在保持期间的动作的一个例子的时序图。图5示出图3中节点N1的电压和晶体管Q1～Q4输入的控制信号S1～S4。
首先，在TA期间，控制信号S2为低电平，晶体管Q2截止，而控制信号S3为高电平，晶体管Q3导通。这时，控制信号S1处于低电平，晶体管Q1截止，控制信号S4也处于低电平，晶体管Q4也截止。因此，回收电容Cr通过晶体管Q3和二极管D1连接回收线圈L，借助于回收线圈L和屏电容Cp形成的LC谐振，节点N1的电压从接地电位上升到峰值电压Vp。
这时，一旦节点N1的电压超过保持期间的放电启动电压，则放电单元14开始放电，从而实施保持放电。回收电容Cr的电荷通过晶体管Q3、二极管D1和回收线圈L发放到屏电容Cp。
接着，在TB期间，控制信号S1为高电平，晶体管Q1导通，而控制信号S3为低电平，晶体管Q3截止。因此，节点N1连接于电源端子V1，节点N1的电压上升，并且固定于保持电压Vsus。
接着，在TC期间，控制信号S1为低电平，晶体管Q1截止，而控制信号S4为高电平，晶体管Q4导通。因此，回收电容Cr通过二极管D2和晶体管Q4连接于回收线圈L，借助于由回收线圈L和屏电容Cp形成的LC谐振，节点N1的电压缓慢下降。这时，屏电容Cp积蓄的电荷通过回收线圈L、二极管D2和晶体管Q4贮存于回收电容Cr，从而回收了电荷。
接着，在TD之间，控制信号S2为高电平，晶体管Q2导通，而控制信号S4为低电平，晶体管Q4截止。因此，节点N1连接于接地端子，节点N1的电压下降，并且固定于接地电位。
在这里，图5所示的例子中，TA期间和TC期间是回收时间，其中TA期间是放电单元进行放电的放电回收时间，TC期间是放电单元不进行放电的非放电回收时间。
设借助于回收线圈L和屏电容Cp形成的Lc谐振使保持脉冲Psu到达峰值为止的时间称为揩振时间，并且设回收线圈L的电感值为L，屏电容Cp的电容量为Cp，则谐振时间Tr可用下式表示。
Tr=π(L·Cp)12]]>因此，在图5所示的例子中，由于TA期间结束时保持脉冲Psu达到回收线圈L和屏电容Cp所形成LC谐振的峰值电压Vp，所以TA期间也是谐振时间。
利用在保持期间反复进行上述动作的方法，可在多个保持电极13上施加从接地电位上升到保持电压Vsus时使放电单元14放电的周期性保持脉冲Psu。与上文所述相同，在扫描电极12上也利用扫描驱动器5周期性地施加保持脉冲Psc，该脉冲具有与上述保持脉冲Psu相同的波形，但相位偏差180度。
图6是说明回收时间和谐振时间用的波形图。图6中，CL表示将图3的节点N1箝位于电源电压(保持电压Vsus)的定时。回收时间时是从回收开始至将节点N1箝位于电源电压为止的时间，另一方面，谐振时间是从回收开始至节点N1达到LC谐振波形原来的峰值电压为止的时间。
图7是说明回收时间的可变控制用的波形图。在谐振时间固定而使回收时间变化时，晶体管Q1导通，从而节点N1连接于电源端子V1的时刻开始到节点N1的电压达到电源电压为止的节点N1的电压上升量发生变化。因此无功功耗发生变化。这时，回收时间越长无功功耗越小。
图8是说明谐振时间的可变控制用的波形图。在回收时间固定而使谐振时间变化时，晶体管Q1导通，从而节点N1连接于电源端子V1的时刻开始到节点N1的电压达到电源电压为止的节点N1的电压上升量发生变化。因此无功功率发生变化。这时，谐振时间越短无功功耗越小。
下面，说明图1所示的子场处理器3的、保持脉冲回收时间和保持周期的控制动作。
图9是示出回收时间与无功功耗的关系的一个例子的关系图，示出谐振时间固定为1300ns并且使回收时间变化时测量每一脉冲的无功功耗的数据。如图9所示，显然回收时间越长，每一脉冲的无功功耗越小。
图10是示出各回收时间中的起动率与能稳定放电的稳定放电电压之间关系的一个例子的关系图。如图10所示，可知随着回收时间变长，即使起动率相同时，稳定放电电压也变高。例如，可知在回收时间为1300ns的情况下，起动率为0～10％的范围内能在保持脉冲Psu的保持电压Vsus以下稳定放电，但从起动率超过约25％的时刻开始，用保持电压Vsus不能稳定放电。
这样，回收时间短时不管起动率大还是起动率小都能稳定放电，但是如果回收时间长，则起动率小时能稳定发亮，起动率大时不能稳定放电。
因此在本实施形态中，起动率小时加长回收时间，而起动率大时则缩短回收时间，从而在任一种起动率下都能稳定放电，并且减小起动率小时的无功功率。
具体而言，利用图10所示的实线部分，在起动率0％～10％的范围将回收时间设定为1300ns，在起动率10％～50％的范围将回收时间设定为1100ns，在起动率50％～80％的范围将回收时间设定为900ns，在起动率80％～90％的范围将回收时间设定为700ns，在起动率90％～100％的范围将回收时间设定为600ns。
亦即，子场处理器3在起动率为0％～10％时产生控制信号S1～S4，使TA期间为1300ns，在起动率为10％～50％时，产生控制信号S1～S4，使TA期间为1100ns，在起动率为50％～80％，产生控制信号S1～S4，使TA期间为900ns，在起动率为80％～90％时，产生控制信号S1～S4，使TA期间为700ns，在起动率为90％～100％时，产生控制信号S1～S4，使TA期间为600ns。
结果，对全部起动率能以相对于保持电压Vsus足够低的电压稳定放电，同时使起动率越小回收时间越长，从而随着起动率的降低使无功功率减小。
子场处理器3又在起动率0％～10％时，产生控制信号S1～S4，使保持周期为8微秒，在起动率为10％～50％时，产生控制信号S1～S4，使保持周期为7微秒，在起动率为80～100％时，产生控制信号S1～S4，使保持周期为6微秒。从而在起动率小时加长驱动脉冲周期，能充分保证回收时间。
如上所述，在本实施形态中检测各子场的起动率，所检测出的各场的起动率越是减小，越是加长保持脉冲回收时间和保持周期。因此，能在起动率大时缩短回收时间，稳定放电，同时还能在起动率小时延长回收时间，减小无功功率。结果，即使起动率发生变化也能稳定放电，而且能够减小无功功率，从而减小耗电。
而且，本实施形态的等离子显示装置能用简单的电路结构加以实现。
又，在本实施形态中根据起动率使回收时间和保持周期都发生变化，但也可以仅使回收时间发生变化。
下面说明本发明第2实施形态的等离子显示装置。图11是示出本发明第2实施形态的等离子显示装置的结构的框图。
图11所示等离子显示装置与图1所示的等离子体显示装置中，存在的不同点是，附加使扫描驱动器5a和保持驱动器6a的电感值随每一子场的起动率变化的电感控制电路9。其他方面与图1所示等离子显示装置相同，因而相同的部分标注相同的符号，作为不同的部分，下面仅对与驱动率相适应的谐振时间的控制进行详细说明。本实施形态也与第1实施形态一样，根据起动率控制回收时间和保持周期。
图11所示的电感控制电路9接收子场起动率测定器8输出的子场起动率信号SL，并且将根据每一子场的起动率将控制对LC谐振有贡献的电感值用的电感控制信号LC、LU分别输出到扫描驱动器5a和保持驱动器6a。
图12是示出图11所示电感控制电路9的结构的框图。图12所示的电感控制电路9包含起动率/电感LUT91和电感确定部92。
起动率/电感LUT91连接电感确定部92，用表的形式存储基于实验数据的起动率与对LC谐振有关献的电感值的关系。例如对起动率0～50％，存储1800nH作为电感值，对起劝率50％～80％，存储1300nH作为电感值，对起动率80％～90％，存储520nH作为电感值，对于90％～100％，则存储360nH作为电感值。
电感确定部92根据子场起动率测定器8输出的子场起动率信号SL，从起动率/电感LUT91读出相应的电感值，并且将把对扫描驱动器5a和保持驱动器6a的LC谐振有贡献的电感值设定为读出电感值用的电感控制信号LC、LU分别输出到扫描驱动器5a和保持驱动器6a。电感值的确定不特别限定于上文所述那样用表的形式存储基于实验数据的起动率与电感值的关系的例子，也可根据表示起动率与电感值的关系的近似式求与起动率对应的电感值。
电感控制电路9利用上述结构，根据子场起动率测定器8测定的起动率，控制对扫描驱动器5a和保持驱动器6a的LC谐振有贡献的电感值。
图13是示出图11所示保持驱动器6a的结构的电路图。本实施形态的扫描驱动器5a也与保持驱动器6a结构相同，动作相同，因而省略有关扫描驱动器5a的详细说明，下面仅详细说明保持驱动器6a。
图13所示的保持驱动器6a与图3所示的保持驱动器6中，存在的不同点是，回收线圈L改变成使电感值随电感控制信号LU变化的可变电感部VL。其他方面与图3所示的保持驱动器6相同，因而相同的部分标注相同的符号，下面仅详细说明不同之处。
图13所示的可变电感部VL连接在节点N2与节点N1之间，使电感值随电感控制电路9输出的电感控制信号LU变化。
图14是示出图13所示可变电感部VL的一个例子的电路图。图14所示的可变电感部VL包含回收线圈LA～LD和驱动晶体管QA～QD。
回收线圈LA和晶体管QA串联在节点N1与节点N2之间，同样，回收线圈LB～LD和晶体管QB～QD也分别串联在节点N1和节点N2之间。晶体管QA～QD的各栅极分别输入电感控制信号SA～SD。电感控制信号SA～SD是从图12所示的电感确定部92作为电感控制信号LU输出的信号。
本实施形态中，晶体管Q3和Q4、回收电容Cr、可变电感部VL以及二极管D1和D2相当于回收手段，子场处理器3和电感控制电路9相当于控制手段，可变电感部VL相当于电感手段和可变电感手段，回收线圈LA～LD相当于电感元件，晶体管QA～QD相当于选择手段。其他方面与第1实施形态相同。
图15是示出图14所示可变电感部VL的晶体管QA～QD的导通/阻断状态和各状态所对应的保持脉冲Psu上升时的驱动波形的概略图。
如图15所示，在起动率为90％～100％时，电感确定部92以高电平输出电感控制信号SA～SD，使晶体管QA～QD导通，于是回收线圈LA～λ并联连接于节点N2与节点N1之间。因此，可变电感部VL的合成电感值为最小值，例如360nH，并且谐振时间为600ns。其结果是，保持脉冲Psu的上升时的驱动波形变成峰值电压Vp低，回收时间短的驱动波形。
在起动率为80％～90％的情况下，电感确定部92用高电平输出电感控制信号SA～SC，同时又用低电平输出电感控制信号SD，晶体管QA～QC导通，晶体管QD阻断，于是回收电感LA～LC并联连接于节点N2与节点N1之间。因此，可变电感部VL的合成电感值为较大的值，例如680nH，并且谐振时间为800ns。结果，保持脉冲Psu上升时的驱动波形的峰值电压Vp变得较高，同时回收时间变得较长。
在起动率为50％～80％时，电感确定部92用高电平输出电感控制信号SA、SB，同时用低电平输出电感控制信号SC、SD，晶体管QA和QB导通，晶体管QC和QD阻断，于是回收线圈LA、LB并联连接于节点N2与节点N1之间。因此，可变电感部VL的合成电感值为更大的值，例如1300nH，并且谐振时间为1100ns。结果，保持脉冲Psu的驱动波形的峰值电压Vp进一步变高，回收时间进一步变长。
最后，在起动率0％～50％时，电感确定部92用高电平输出电感控制信号SA，同时用低电平输出电感控制信号SB～SD，晶体管QA导通，晶体管QB～QD阻断，于是节点N2与节点N1之间仅连接回收线圈LA。因此，可变电感部VL的电感值为回收电感LA的电感值，电感值最大，例如为1800nH，并且谐振时间为1300ns。结果，保持脉冲Psu的驱动波形峰值电压VP变成最大，同时回收时间也变成最长。
图16是示出谐振时间与无功功耗的关系的一个例子的关系曲线。如图16所示，显然谐振时间越长，每一脉冲的无功功耗越小。因此，利用加大对LC谐振有贡献的电感值的方法，能够减小每一脉冲的无功功耗。
这是因为电感值的越是加大，回收效率η(＝Vp/Vsus×100％)越提高，在保持脉冲的保持电压Vsus固定时，回收时间的峰值电压Vp升高，能减小无功功率。
如上所述，在本实施形态中，和第1实施形态一样，根据每一子场的起动率控制回收时间和保持周期，同时每一子场的起动率越是减小，越是使可变电感部VL的电感值加大，谐振时间加长。因此，在起动率小的情况下，能加大电感值，加长谐振时间，因而能提高回收率，使无功功率进一步降低。
图17是示出图13所示的可变电感部LU的另一例的结构的电路图。
图17所示的可变电感部包含回收线圈LA’～LD’和晶体管QA’～QD’。
回收线圈LA’与晶体管QA’并联连接，同样，回收线圈LB’～LD’也分别与晶体管QB’～QD’并联连接，而且并联的回收线圈LA’～LD’与晶体管QA’～QD’串联在节点N2与节点N1之间。晶体管QA’～QD’的各栅极输入电感控制信号SA’～SD’。电感控制信号SA’～SD’是图12所示电感控制部92作为电感控制信号LU输出的信号。
图18是示出图17所示可变电感部的晶体管QA’～QD’的导通/阻断状态和各状态对应的保持脉冲Psu上升时的驱动波形的概略图。
如图18所示，在起动率为90％～100％时，电感确定部92用高电平输出电感控制信号SA’～SC’，同时使用低电平输出电感控制信号SD’，从而晶体管QA’～DC’导通，晶体管QD’阻断，于是节点N2与节点N1之间连接回收线圈LD’。因此，可变电感部的合成电感值变成回收线圈LD’的电感值，电感值为最小值，例如360nH，并且谐振时间变成600ns。结果，保持脉冲Psu上升时的驱动波形变成峰值电压Vp低、回收时间短的驱动波形。
在起动率为80％～90％时，电感确定部92用高电平输出电感控制信号SA’、SB’，同时用低电平输出电感控制信号SC’、SD’，从而晶体管QA’、QB’导通，晶体管QC’、QD’阻断，于是节点N2与节点N1之间串联回收线圈LC’、LD’。因此，可变电感部的合成电感值为回收线圈LC’、LD’电感值的总和，该电感值较大，例如为680nH，并且谐振时间为800ns。结果，保持脉冲Psu上升时的驱动波形峰值电压Vp较高，回收时间较长。
在起动率50％～80％时，电感确定部92用高电平输出电感控制信号SA’，同时用低电平输出电感控制信号SB’、SD’，从而晶体管QA’导通，晶体管QB’～QD’阻断，于是节点N2与节点N1之间串联回收线圈LB’～LD’。因此，可变电感部的合成电感值为回收线圈LB’～LD’电感值的总和，该电感值进一步加大，例如为1300nH，并且谐振时间为1100ns。结果，保持脉冲Psu的驱动波形峰值电压Vp更高，同时回收时间更长。
最后，在起动率为0％～50％时，电感确定部92用低电平输出电感控制信号SA’～SD’，从而晶体管QA’～QD’阻断，于是节点N2与节点N1之间串联回收线圈LA’～LD’。因此，可变电感部的合成电感值为回收线圈LA’～LD’电感值的总和，该电感值为最大，例如为1800nH，并且谐振时间为1300ns。结果，保持脉冲Psu的驱动波形峰值电压Vp最高，同时回收时间最长。
如上所述，用图17所示的可变电感部也能取得和图14所示的可变电感部VL一样的效果。
回收线圈和晶体管的连接数不特别限定于上述的4个，可改变为各种连接数。作为可变电感部，不受上述各例的特别限制，只要电感值能随电感控制信号变化，其他结构也可以。
又，本实施形态使回收时间、谐振时间和保持周期都随起动率变化，但也可仅使谐振时间变化。
下面说明本发明第3实施形态的等离子显示装置。图19是示出本发明第3实施形态的等离子显示装置的结构的框图。
图19所示等离子显示装置与图1所示等离子显示装置的不同点是，子场处理器3改变成子场处理器3a，该处理器3a控制扫描驱动器5b和保持驱动器6b，使谐振时间、放电回收时间和保持周期随起动率变化。其他方面与图1所示的等离子显示装置相同，因而相同部分标注相同的符号，下面仅详细说明不同的部分。
图19所示的子场处理器3a除图1所示子场处理器3的动作外，还产生使谐振时间、放电回收时间和保持周期随子场起动率信号SL变化用的扫描驱动器驱动控制信号CS和保持驱动器驱动控制信号US，分别输出到扫描驱动器5b和保持驱动器6b。
扫描驱动器5b和保持驱动器6b根据扫描驱动器驱动控制信号CS和保持驱动器驱动控制信号US进行工作，使保持脉冲的谐振时间、放电回收时间和保持周期随起动率变化，并且对PDP7的扫描电极12和保持电极13进行输出。
图20是示出图19所示子场处理器3a的结构的框图。图20所示子场处理器3a与图4所示子场处理器3的不同点是，添加了起动率/谐振时间LUT36和谐振时间确定部37，并且放电控制信号发生器35改为放电控制信号35a。其他方面与图4所示的子场处理器相同，因而相同的部分标注相同的符号，下面省略详细说明。
图20所示的起动率/谐振时间LUT36连接谐振时间确定部37，用表的形式存储基于实验数据的起动率与谐振时间的关系。例如，如表1所示，对起动率0％～10％存储谐振时间1300ns，对起动率10～20％存储谐振时间1200ns，对起动率20～30％存储谐振时间1100ns，对起动率30％～40％存储谐振时间1000ns，对起动率40％～50％存储谐振时间850ns，对起动率50％～60％存储谐振时间800ns，对起动率60％～70％存储谐振时间750ns，对起动率70％～80％存储谐振时间700ns，对起动率80％～100％存储谐振时间600ns。
表1


谐振时间确定部37连接放电控制信号发生器35a，根据子场起动率测定器8输出的子场起动率信号SL，从起动率/谐振时间LUT36读出相应的谐振时间，并且将读出的谐振时间输出到放电控制信号发生器35。谐振时间的确定不特别限定于上文所述那样用表的形式存储基于实验数据的起动率与谐振时间的关系的例子，也可根据表示起动率与谐振时间之间关系的近似式求相应的谐振时间。
本实施形态中，例如表1所示，起动率/回收时间LUT31，对起动率0％～10％存储放电回收时间1100ns，对起动率10％～20％存储放电回收时间1000ns，对起动率20％～30％存储放电回收时间900ns，对起动率30％～40％存储放电回收时间800ns，对起动率40％～50％存储放电回收时间700ns，对起动率50％～60％存储放电回收时间650ns，对起动率60％～70％存储放电回收时间600ns，对起动率70％～80％存储放电回收时间550ns，对起动率80％～100％存储放电回收时间500ns。
这样，设定回收时间和谐振时间，使这两个时间的差随起动率的降低而变大。
上述各放电回收时间设定得比谐振时间短，以便提高放电的稳定性。本实施形态中，为了减小无功功率，非放电回收时间固定为1300ns，与起动率无关。
起动率/保持周期LUT33对例如起功率0％～20％存储保持周期8微秒，对起功率20％～40％存储保持周期7微秒，对起功率40％～80％存储保持周期6微秒，对起功率80％～100％存储保持周期5微秒。
放电控制信号发生器35a输出控制信号S1～S5，作为保持驱动器驱动控制信号US，使保持驱动器6b在谐振时间确定部37确定的谐振时间、回收时间确定部32确定的放电回收时间，以保持周期确定部34确定的保持周期输出保持脉冲。
对于扫描驱动器5b，也与上文所述相同，由子场处理器3a控制，同样也根据每一子场的起动率控制扫描电极12上施加的保持脉冲的波形和周期。
图21是示出图19所示保持驱动器6b的结构的电路图。本实施形态的扫描驱动器5b也与保持驱动器6b结构相同，动作一样，因而省略有关扫描驱动器5b的详细说明，下面仅详细说明保持驱动器6b。
图21所示保持驱动器6b与图3所示保持驱动器6的不同点是，在节点N2与节点N1之间，将与回收线圈L1串联的二极管D3、晶体管Q5和回收线圈L2并联连接。其他方面与图3所示的保持驱动器6相同，因而相同的部分标注相同的符号，下面省略详细说明。
图21所示的保持驱动器6b在节点N2与节点N1之间连接回收线圈L1。回收线圈L1的电感值例如为1800nH。节点N2与节点N1之间还串联连接二极管D3、晶体管Q5和回收线圈L2。回收线圈L2的电感值例如为450nH。
因此，在保持脉冲Psu上升时、即在放电回收时间，晶体管Q3导通，晶体管Q5阻断，于是仅回收线圈L1对LC谐振有贡献，在LC谐振上贡献的电感值即回收线圈L1的电感值，等于1800nH。
另一方面，在放电回收时间，晶体管Q3导通后延迟规定的延迟时间才使晶体管Q5导通，一旦导通，回收线圈L1和回收线圈L2对LC谐振有贡献，这时对LC谐振有贡献的电感值即回收线圈L1和L2的合成电感值，等于360nH。
图22是示出回收线圈L1、L2的谐振时间与延迟时间的关系的一个例子的关系曲线。如图22所示，在延迟时间为0ns、即晶体管Q3和Q5同时导通时，对LC谐振有贡献的电感值即回收线圈L1和L2的合成电感值，等于360nH，并且谐振时间为600ns。
这里，随着延迟时间的增加，作为回收线圈L1的电感值的1800nH的比例增加，对LC谐振有贡献的电感值增加。因此，谐振时间也加长，最后对LC谐振上有贡献的电感值为回收线圈L1的电感值、即1800nH，谐振时间为1300ns。因此，借助于调整延迟时间，能够将对LC谐振有贡献的电感值设定为360～1800nH范围内的规定值，并且可将谐振时间设定为600～1300ns之间的所希望的时间。
在保持脉冲Psu下降时，即在非放电回收时间里，由二极管D3限制电流，因此与晶体管Q5的导通/阻断无关，仅回收线圈L1对LC谐振有贡献，使谐振时间固定。
本实施形态中，晶体管Q3～Q5、回收电容Cr、回收线圈L1和L2以及二极管D1～D32相当于回收手段，子场处理器3a相当于控制手段，二极管D3、晶体管Q5以及回收线圈L1和L2相当于电感手段和可变电感手段，回收电容Cr相当于电容性元件，回收线圈L1相当于第1电感元件，回收线圈L2相当于第2电感元件，二极管D1和晶体管Q3相当于第1开关手段，二极管D3和晶体管Q5相当于第2开关手段。其他方面与第1实施形态相同。
图23～图26是示出图21所示保持驱动器6b在保持期间的动作的时序图。图23～图26示出图21中节点N1的电压和控制信号S1～S5。
如图23所示，在起动率大，例如起动率为80％～100％时，首先，在TA期间控制信号S2为低电平，晶体管Q阻断，而控制信号S3为高电平，晶体管Q3导通，并且控制信号S5为高电平，晶体管S5导通从而延迟时间为0ns。这时，控制信号S1和S4为低电平，晶体管Q1、Q4阻断。
因此，回收电容Cr通过晶体管Q3和二极管D1连接于回收线圈L1，同时还通过二极管D3和晶体管Q5连接于回收线圈L2。其结果是，作为回收线圈L1和L2的合成电感值的360nH对LC谐振有贡献，并且谐振时间为600ns。这时，作为放电回收时间的TA期间为500ns，节点N1的电压从接地电位上升到峰值电压Vp1。
这时，一旦节点N1的电压超过保持期间的放电起动电压，放电单元14就开始放电，从而实施保持放电。回收电容Cr的电荷通过晶体管Q3、二极管D1和回收线圈L1发放到屏电容Cp。
接着，在TB期间，控制信号S1为高电平，晶体管Q1导通，而控制信号S3、S5为低电平，晶体管Q3、Q5阻断。因此，节点N1连接电源端子V1，节点N1的电压急剧上升后固定为保持电压Vsus。
接着，在TC期间，控制信号S1为低电平，晶体管Q1阻断，而控制信号S4为高电平，晶体管Q4导通。因此，回收电容Cr通过二极管D2和晶体管Q4连接回收线圈L1，由于回收线圈L1和屏电容Cp的LC谐振，节点N1的电压缓慢下降。
这时，积存在屏电容Cp的电荷通过回收线圈L1、二极管D2和晶体管Q4积存到回收电容Cr，从而电容得以回收。这时，仅回收线圈L1有助于LC谐振，对LC谐振有贡献的电感值为1800nH，并且谐振时间为1300ns。这时，作为非放电回收时间的TC期间为1300ns，并且非放电回收时间与谐振时间一致。
接着，在TD期间，控制信号S2为高电平，晶体管Q2导通，而控制信号S4为低电平，晶体管Q4阻断。因此，节点N1连到接地端子，从而节点N1的电压下降，并且固定到接地电位。
这样，延迟时间为0ns时，在全部放电回收时间，对LC谐振有贡献的电感值为回收线圈L1和L2的合成电感值，从而缩短谐振时间，同时也缩短放电回收时间。
接着，一旦起动率变小，如图24所示，设定控制信号S5的延迟时间，在TA期间，控制信号S3为高电平，晶全管Q3导通后，控制信号S5在延迟一时间DT1之后才变成高电平，从而晶体管Q5导通。
因此，在延迟时间DT1期间晶体管Q3导通，回收线圈L1对LC谐振有贡献，但晶全管阻断，因而回收线圈L2对LC谐振没有贡献。接着，在TA期间的延迟时间DT1以后的阶段，晶体管Q3和Q5都导通，回收线圈L1和L2都对LC谐振有贡献。结果，对LC谐振有贡献的电感值变大，谐振时间变长。
例如，在起动率为40％～50％时，谐振时间为800ns，保持脉冲Psu的峰值电压Vp2比峰值电压Vp1高，放电回收时间也长达700ns，从而回收效率得以提高，同时无功功率减小。
接着，起动率进一步变小时，如图25所示，控制信号S5的延迟时间进一步延长，在TA期间，控制信号S3为高电平，晶体管Q3导通后，在控制信号S5延迟一段延迟时间DT2之后才变成高电平，从而晶体管Q5导通。因此，仅回收电感L1对LC谐振起作用的时间段变长，同时由于回收电感L1、L2都对LC谐振起作用的时间段变短，因而对LC谐振有贡献的电感值变得更大，谐振时间更长。
例如，在起动率为20％～30％时，谐振时间为1100ns，保持脉冲Psu的峰值电压Vp3比峰值电压Vp2高，放电回收时间也长达900ns，从而回收效率进一步提高，同时无功功率减小。
接着，起动率进一步变小，例如起动率为0％～10％时，如图26所示，控制信号S5常为低电平，晶体管Q5经常阻断。因此，仅回收线圈L1有助于LC谐振，在LC谐振上有贡献的电感值大到1800nH，谐振时间长达1300ns，同时放电回收时间也长达1300ns。结果，保持脉冲Psu的峰值电压Vp4比峰值电压Vps还高，回收效率进一步提高，同时无功功率进一步减小。
这样，起动率越小，作为放电回收时间的TA越长，同时使对LC谐振有贡献的电感值加大，谐振时间延长。因此，能用2个回收线圈L1和L2依次改变作为放电回收时间的TA期间的电感值，从而能根据起动率设定为最佳电感值。
如上所述，本实施形态与第2实施形态一样，也能根据每一子场的起动率控制谐振时间、放电回收时间和保持周期，因而能取得与第2实施形态相同的效果，同时能用2个回收线圈将谐振时间设定为各种值，从而可使电路结构简化。
本实施形态使谐振时间、放电回收时间和保持周期都随起动率变化，但也可不改变保持周期，仅使放电回收时间和谐振时间改变。
下面说明图19所示的保持驱动器6b的另一个例子。图27是示出图19所示的保持驱动器6b的另一种结构例的电路图。
图27所示的保持驱动器6b’与图21所示的保持驱动器6b的不同点是，省略二极管D3和晶体管Q5，并且回收线圈L2通过晶体管Q6和二极管D4连接回收电容Cr。其他方面与图21所示保持驱动器6b相同，因而相同的部分标注相册的符号，下面省略详细说明。
如图27所示，在回收电容Cr与节点N1之间将串联的晶体管Q3、二极管D1和回收线圈L1与串联的晶体管Q6、二极管D4和回收线圈L2并联连接。向晶体管Q6的栅极输入控制信号S5。
利用上述结构，图27所示的保持驱动器6b’也能与图21所示的保持驱动器6b同样地进行工作，并且能取得同样的效果。图27所示的保持驱动器6b’在回收电容Cr与回收线圈L2之间仅连接一个晶体管Q6和一个二极管D4，因而与图21所示保持驱动器6b那样连接2个晶体管Q3、Q5和2个二极管D1、D3的情况相比，能减小电流通路中的损耗，从而可进一步减小无功功耗。
下面说明图19所示的保持驱动器6b的再一个例子。图28是示出图19所示保持驱动器6b再一个例子的结构的电路图。
图28所示保持驱动器6b”与图27所示保持驱动器6b’的不同点是，二极管D2离开节点N2，并且在二极管d2与节点N1之间插入回收线圈L3。其他方面与图27所示的保持驱动器6b相同，因而相同的部分标注相同的符号，下面省略详细说明。
如图28所示，节点N1连接回收线圈L3的一端，回收线圈L3的另一端连接二极管D2的阳极。因此，在作为非放电回收时间的TC期间，对LC谐振有贡献的回收线圈为回收线圈L3，可将在非放电回收时间对LC谐振有贡献的电感值独立于在放电回收时间对LC谐振有贡献的电感值进行设定，设定为任意值。
这时，由于在非放电回收时间不进行放电，可以不考虑放电稳定性，使回收时间足够长。例如，在将回收时间设定为2000ns的同时，将回收线圈L3的电感值设定为使谐振时间为2000ns那样的电感值，从而能进一步加长非放电回收时间，可进一步减小无功功率。
下面说明本发明第4实施形态的等离子显示装置。图29是示出本发明第4实施形态的等离子显示装置的结构的框图。
图29所示等离子显示装置与图19所示等离子显示装置的不同点是，子场处理器3a、扫描驱动器5b和保持驱动器6b改为使谐振时间、放电回收时间、非放电回收时间和保持周期随起动率变化用的子场处理器3b、扫描驱动器5c和保持驱动器6c。其他方面与图19所示的等离子显示装置相同，因而相同的部分标注相同的符号，下面详细说明不同的部分。
图30是示出图29所示子场处理器36的结构的框图。图30所示子场处理器3b与图20所示子场处理器3a的不同点是，放电控制信号发生器35a改为放电控制信号发生器35b，后者输出使谐振时间、放电回收时间、非放电回收时间和保持周期随起动率变化用的控制信号S1～S5。其他方面与图20所示的子场处理器3a相同，因而相同的部分标注相同的符号，下面省略详细说明。
图30所示的放电控制信号发生器35b输出控制信号S1～S5作为保持驱动器驱动控制信号US，使保持驱动器6c在谐振时间确定部37确定的谐振时间、回收时间确定部32确定的回收时间、即放电回收时间和非放电回收时间，以及保持周期确定部34确定的保持周期输出保持脉冲。
对于扫描驱动器5c，也与上文所述相同，利用子场处理器3b进行控制，并且同样根据每一子场的起动率控制扫描电极12上施加的保持脉冲的波形和周期。
图31是示出图29所示保持驱动器6c的结构的电路图。本实施形态的扫描驱动器5c也与保持驱动器6c结构相同，动作相同，因而省略有关扫描驱动器5c的详细说明，下面仅详细说明保持驱动器6c。
图31所示保持驱动器6c与图21所示保持驱动器6b的不同点是，二极管D3和晶体管Q5改为2个晶体管Q7、Q8。其他方面与图21所示保持驱动器6b相同，因而相同的部分标注相同的符号，下面省略详细说明。
如图31所示，晶体管Q7的漏极连接于节点N2，晶体管Q7的源极连接晶体管Q8的源极，晶体管Q8的漏极连接回收线圈L2，晶体管Q7和Q8各自的栅极输入控制信号S5。
利用上述结构，图31所示的保持驱动器6C能使节点N2和节点N1之间的双向电流导通/阻断，可在保持脉冲Psu上升时使谐振时间和放电回收时间改变，同时在脉冲下降时能使谐振时间和非放电回收时间改变。
本实施形态中，晶体管Q3、Q4、Q7、Q8、回收电容Cr、回收线圈L1和L2以及二极管D1和D2相当于回收手段，子场处理器3b相当于控制手段，晶本管Q7和Q8以及回收线圈L1和L2相当于电感手段和可变电感手段，晶体管Q7和Q8相当于第2开关手段，其他方面与第3实施形态相同。
图32～图35是示出图31所示保持驱动器6c在保持期间的动作的时序图。图32～图35中示出图31中的节点N1的电压和控制信号S1～S5。
如图32～图35所示，在保持驱动器6c中，和第3实施形态一样根据起动率控制作为放电回收时间的TA期间和延迟时间DT1、DT2，同时还控制作为非放电回收时间的TC期间和延迟时间DT1、DT2。
如上文所述，本实施形态对每一子场的起动率进行检测，所检测出的每一子场的起动率越小，能够使保持脉上升时和下降时的放电回收时间、非放电回收时间、谐振时间和保持周期越加长，从而能取得与第1实施形态相同的效果。
又由于采用串联连接的两个场效应型晶体管Q7和Q8，能充分减小晶体管Q7和Q8的损耗，可进一步减小无功功率。
本实施形态将放电回收时间及其谐振时间与非放电回收时间及其谐振时间取为相同的时间，但也可控制成使两者互不相关，成为不同的时间。
又，作为开关手段，采用晶体管Q7、Q8，但不具体限定于此例，也可采用将MOS(Metal Oxide Semiconductor金属氧化物半导体)FET与双极性晶体管组合在一块芯片上的元件、即绝缘栅型双极性晶体管(IGBT)等。在第3实施形态中，作为开关手段，采用二极管D1和晶体管Q3、二极管D2和晶体管Q4、二极管D3和晶体管Q5，但也可与第4实施形态相同，采用串联连接的两个场效应型晶体管，还可采用绝缘栅型双极性晶体管等。关于这点，后文所述的第5实施形态也一样。
下面说明本发明第5实施形态的等离子显示装置。图36是示出本发明第5实施形态的等离子显示装置的结构的框图。
图36所示等离子显示装置与图19所示等离子显示装置的不同点是，子场处理器3a、扫描驱动器5b和保持驱动器6b改变成使谐振时间、放电回收时间、非放电回收时间和保持周期随起动率变化用的子场处理器3c、扫描驱动器5d和保持驱动器6d。其他方面与图19所示的等离子显示装置相同，因而相同的部分标注相同的符号，下面详细说明不同的部分。
图37是示出图36所示子场处理器3c的结构的框图。图37所示子场处理器3c与图20所示子场处理器3a的不同点是，放电控制信号发生器35a改成放电控制信号发生器35c，后者输出使谐振时间、放电回收时间、非放电回收时间和保持周期随起动率变化用的控制信号S1～S6。其他方面与图20所示的子场处理器3a相同，因而相同的部分标注相同的符号，下面省略详细说明。
图37所示放电控制信号发生器35c输出控制信号S1～S6作为保持驱动器驱动控制信号US，使保持驱动器6d在谐振时间确定部确定的谐振时间、回收时间确定部32确定的回收时间、即放电回收时间和非放电回收时间、以及保持周期确定部34确定的保持周期输出保持脉冲。
关于扫描驱动器5d，也与上文所述相同，由子场处理器3c进行控制，并且同样根据每一子场的起动率控制扫描电极12上施加的保持脉冲的波形和周期。
图38是示出图36所示保持驱动器6d的结构的电路图。本实施形态的扫描驱动器5d也与保持驱动器6d结构相同，动作相同，因而省略有关扫描驱动器5d的详细说明，下面仅详细说明保持驱动器6d。
图38所示保持驱动器6d与图21所示保持驱动器6b的不同点是，省略二极管D3和晶体管Q5，回收线圈L2通过晶体管Q9和二极管D5以及晶体管Q10和二极管D6连接到回收电容Cr。其他方面与图21所示保持驱动器6b相同，因而相同的部分标以相同的符号，下面省略详细说明。
如图38所示，在回收电容Cr与回收线圈L2之间，将串联连接的晶体管Q9和二极管D5与串联连接的晶体管Q10和二极管D6加以并联。晶体管Q9的栅极输入控制信号S5，晶体管Q10的栅极输入控制信号S6。
利用上述结构，图38所示的保持驱动器6d能使节点N4与节点N3之间的双向电流导通/阻断，因而能在保持脉冲Psu上升时和下降时独立控制回收线圈L2对回收线圈L1的并联连接状态，能在保持脉冲Psu上升时使谐振时间和放电回收时间改变，同时还能在该脉冲下降时使谐振时间和非放电回收时间改变。
本实施形态中，晶体管Q3、Q4、Q9、Q10、回收电容Cr、回收线圈L1、L2以及二极管D1、D2、D5、D6相当于回收手段，子场处理器3c相当于控制手段，晶体管Q9、Q10，二极管D5、D6以及回收线圈L1、L2相当于电感手段和可变电感手段，二极管D5和晶体管Q9相当于第2开关手段，二极管D2和晶体管Q4相当于第3开关手段，二极管D6和晶体管Q10相当于第4开关手段，其他方面与第3实施形态相同。
图39～图42是示出图38所示保持驱动器6d在保持期间的动作的时序图。图39～图42示出图38中的节点N1的电压和控制信号S1～S6。
如图39～图42所示，在保持驱动器6d中，与第4实施形态一样根据起动率控制作为放回收时间的TA期间和延迟时间DT1、DT2，同时还控制作为非放电回收时间的TC期间和延迟时间DT1、DT2。
如上文所述，在本实施形态中，检测每一子场的起动率，所检测的每一子场的起动率越小，越使保持脉冲上升时和下降时的放电回收时间、非放电回收时间，谐振时间和保持周期加长，从而能取得与第1实施形态相同的效果。
又能利用控制信号S5、S6独立控制晶体管Q9、Q10的导通/阻断状态，因而能独立控制保持脉冲上升时和下降时的谐振时间，同时在保持脉冲上升时和下降时共用回收线圈L2，因此能简化电路结构。
采用上述结构，图38所示的保持驱动器6d中，在回收电容Cr与回收线圈L2之间仅连接一个晶体管Q9和一个二极管D5，因而与图31所示保持驱动器6c那样连接3个晶体管Q3、Q7、Q8以及一个二极管D1的情况相比，能减小电流通路中的损耗，从而能进一步减小无功功率。
本实施形态将放电回收时间及其谐振时间与非放电回收时间及其谐振时间取为相同的时间，但也可控制得使两者互不相关，成为不同的时间。
下面说明本发明第6实施形态的等离子显示装置。图43是示出本发明第6实施形态的等离子显示装置的结构的框图。
图43所示等离子显示装置与图36所示等离子显示装置的不同点是，子场处理器3c、扫描驱动器5d和保持驱动器6d改成使谐振时间和保持周期随起动率变化用的子场处理器3d、扫描驱动器5e和保持驱动器6e，其他方面与图36所示的等离子显示装置相同，因而相同的部分标注相同符号，下面详细说明不同的部分。
图44是示出图43所示子场处理器3d的结构的框图。图44所示子场处理器3d与图37所示子场处理器3c的不同点是，图44的子场处理器3d将放电控制信号发生器35c改成输出使回收时间固定而谐振时间和保持周期随起动率变化用的控制信号S1～S6的放电控制信号发生器35d，并且不设置起动率/回收时间LUT31和回收时间确定部32，其他方面与图37所示的子场处理器3c相同，因而相同的部分标注相同的符号，下面省略详细说明。
图44所示的放电控制信号发生器35d输出控制信号S1～S6作为保持驱动器驱动控制信号US，使保持驱动器6e在谐振时间确定部37确定的谐振时间并且以保持周期确定部34确定的保持周期输出保持脉冲。
关于扫描驱动器5e，也与上文所述相同，由子场处理器3d进行控制，并且同样根据每一子场的起动率控制扫描电极12上施加的保持脉冲的波形和周期。
图43所示的保持驱动器6e的结构与图38所示保持驱动器6d的结构相同。图43所示扫描驱动器5e也与保持驱动器6e结构相同，动作相同。
作为保持驱动器6e和扫描驱动器5e的结构，也可采用图21所示保持驱动器6b的结构，图27所示保持驱动器6b’的结构、图28所示保持驱动器6b”的结构、图31所示保持驱动器6c的结构、或图38所示保持驱动器6d的结构。在这种情况下，也是图44的子场处理器3d将回收周期加以固定，而使谐振时间和保持周期随起动率变化。
下面说明图43所示子场处理器3d的保持脉冲的谐振时间和保持周期的控制动作。
图45是示出谐振时间与无功功耗的关系的一个例子的曲线，该图表示回收时间固定为700ns而使谐振时变化时测量每一脉冲的无功功耗的数据。如图45所示，可知谐振时间越短，每一脉冲的无功功耗越小。
图46是示出各谐振时间的起动率与能稳定放电的稳定放电电压之间关系的一个例子的关系图。如图46所示，可知随着谐振时间变长，即使起动率相同时，稳定放电电压也变高。可知例如谐振时间为1000ns时，起动率0％～40％范围内的情况下，在保持脉冲Psu的保持电压Vsus以下能稳定放电，但是从起动率超过约40％的时刻开始，用保持电压Vsus不能稳定放电。
这样，在谐振时间短的情况下，起动率大时和起动率小时都能稳定放电，而一旦谐振时间变长，则在起动率小的情况下能稳定发光，而如果起动率变大，就不能稳定放电。
因此，本实施形态在起动率小时，加长谐振时间，而起动率小时，则缩短谐振时间，从而任一种起动率的情况下都稳定放电，同时减小起动率大时的无功功率。
具体而言，采用图46所示的实线部分，在起动率为0％～20％的范围将谐振时间设定为1000ns；在起动率为20％～50％的范围将谐振时间设定为900ns；在起动率为50％～80％的范围将谐振时间设定为800ns；在起动率为80％～100％的范围将谐振时间设定为700ns。
结果，对于全部起动率能用相对于保持电压Vsus足够低的电压稳定放电，同时起动率越大就使谐振时间越短，从而提高起动率，而且减小无功功率。
子场处理器3在起动率0％～20％时还产生控制信号S1～S6，使保持周期为8微秒；在起动率20％～50％时产生控制信号S1～S6，使保持周期为7微秒；在起动率80％～100％时产生控制信号S1～S6，使保持周期为6微秒。从而，在起动率小的情况下可加长驱动脉冲的周期，充分保证谐振时间。
如上文所述，在本实施形态中，对每一子场的起动率进行检测，所检测出的每一子场的起动率越小，越加长保持脉冲的谐振时间和保持周期。
因此，起动率小时，加长谐振时间，而起动率大时，缩短谐振时间，以此可以使稳定放电电压固定。尤其是在起动率大时能使谐振时间缩短，可稳定放电，而且能提高回收效率，减小无功功率。又，由于将回收时间固定，能使箝位于电源电压的期间固定，可提高放电稳定性，。结果，即使起动率发生变化也能稳定放电，同时能减小无功功率，从而减小耗电。
作为使谐振时间随起动率变化的结构，也可采用与图11～图13所示电感控制电路9和保持驱动器6a相同的结构。
又，在本实施形态中，使谐振时间和保持周期都随起动率而改变，但也可仅使谐振时间改变。
还有，在上述各实施形态中，对保持脉冲上升时放电的正脉冲进行了说明，但采用保持脉冲下降时放电的负脉冲的情况下也同样能用本发明，在这种情况下，在进行放电的下降时间，能够相应于起动率设定回收时间等，以便能经常稳定放电，而且能减小无功功率。
采用本发明，由于使驱动驱动脉冲的回收时间和LC谐振的谐振的时间随起动率变化，所以能用相应于起动率的最佳回收时间和LC谐振的谐振时间对驱动脉冲进行驱动。因此在起动率大时能够缩短回收时间，进行稳定放电，同时能缩短谐振时间，减小无功功率，而且在起动率小的情况下，能够加长回收时间，减小无功功率。结果，即使起动率发生变化，也能稳定放电，同时能减小无功功率，降低耗电。
还有，由于使LC谐振的谐振时间随起动率而变化，所以能用相应于起动率的最佳回收时间和LC谐振的谐振时间对驱动脉冲进行驱动。因此，起动率小的情况下加大电感元件的电感值，以加长谐振时间，而在起动率大情况下，减小电感元件的电感值，缩短谐振时间，以此能使稳定放电电压固定。尤其在起动率大的情况下，能缩短谐振时间，稳定放电，而且能提高回收效率，减小无功功率。又利用使回收时间固定的方法，可提高放电稳定性。结果，即使起动率变化，也能稳定的进行放电，同时能减小无功功耗，降低耗电。
权利要求
1.一种有选择地使多个放电单元放电以显示图象的AC型等离子显示装置，其特征在于，具有变换电路，将1场图象数据变换成各子场的图像数据，以便将1场划分成多个子场，使各子场选择的放电单元放电，进行灰度显示；与上述多个放电单元连接并且回收所述放电单元存储的电荷，并且用回收的电荷将驱动脉冲施加给上述多个放电单元的回收电路、以及与上述变换电路连接并且对每一子场检测所述多个放电单元中同时起动的放电单元的起动率的检测电路；所述多个放电单元包含电容性负载；所述回收电路包含具有一端连接所述电容性负载的至少1个电感元件的电感电路，以及利用所述电容性负载与所述电感元件的LC谐振，产生所述驱动脉冲的谐振驱动电路；所述AC等离子显示装置还具有控制电路，该控制电路根据所述检测电路检测出的起动率，控制所述回收电路，使由所述回收电路驱动所述驱动脉冲的回收时间和所述LC谐振的谐振时间发生变化。
2.如权利要求
1所述的AC型等离子显示装置，其特征在于，所述控制电路控制所述回收电路，使所述检测电路检测出的起动率越小所述回收时间越长。
3.如权利要求
1所述的AC型等离子显示装置，其特征在于，所述控制电路控制所述回收电路，使所述检测电路检测出的起动率越小所述LC谐振的谐振时间越长。
4.如权利要求
1所述的AC型等离子显示装置，其特征在于，控制电路根据所述检测电路检测出的起动率控制所述回收电路，使所述回收时间中所述放电单元放电的放电回收时间改变，所述回收时间中所述放电单元不放电的非放电回收时间不变。
5.如权利要求
1所述的AC型等离子显示装置，其特征在于，所述控制电路根据所述检测电路检测出的起动率控制所述回收电路，使所述回收时间中所述放电单元不放电的非放电回收时间长于所述回收时间中所述放电单元放电的放电回收时间。
6.一种有选择地使多个放电单元放电以显示图像的AC型等离子显示装置，其特征在于，具有变换电路，将1场图象数据变换成各子场的图像数据，以便将1场划分成多个子场，使各子场选择的放电单元放电，进行灰度显示与上述变换电路连接并且回收所述放电单元存储的电荷，并且用回收的电荷将驱动脉冲施加给上述多个放电单元的回收电路，以及与上述变换电路连接并且，对每一子场检测所述多个放电单元中同时起动的放电单元的起动率的检测电路；所述多个放电单元包含电容性负载；所述回收电路包含具有一端连接所述电容性负载的至少1个电感元件的电感电路，以及利用所述电容性负载与所述电感元件的LC谐振驱动所述驱动脉冲的谐振驱动电路，所述电感电路包含能使电感值改变的可变电感电路；所述显示器装置还具有控制电路，该控制电路根据所述检测电路检测出的起动率，控制所述回收电路，使所述LC谐振的谐振时间发生变化，所述控制电路根据所述检测电路检测出的起动率，使所述可变电感电路的电感值改变。
7.如权利要求
1所述AC型等离子显示装置，其特征在于，所述电感电路包含能使电感值改变的可变电感电路；所述控制电路根据所述检测电路检测出的起动率，使所述可变电感电路的电感值改变。
8.如权利要求
7所述AC型等离子显示装置，其特征在于，所述可变电感电路包含并联的多个电感元件，以及受所述控制电路控制，并且在所述多个电感元件中选择规定的电感元件的选择电路。
9.如权利要求
7所述AC型等离子显示装置，其特征在于，所述可变电感电路包含串联的多个电感元件，以及受所述控制电路控制并且在所述多个电感元件中选择规定的电感元件的选择电路。
10.如权利要求
7所述AC型等离子显示装置，其特征在于，所述回收电路还包含从所述电容性负载回收电荷用的电容性元件；所述可变电感电路包含第1电感元件；所述谐振驱动电路包含在所述电容性负载和所述电容性元件之间与所述第1电感元件串联的第1开关电路；所述可变电感电路还包含串联在所述第1电感元件两端的第2电感元件和第2开关电路；所述控制电路控制所述第1和第2开关电路的导通/阻断状态。
11.如权利要求
7所述AC型等离子显示装置，其特征在于，所述回收电路还包含从所述电容性负载回收电荷用的电容性元件；所述可变电感电路包含第1电感元件；所述谐振驱动电路包含在所述电容性负载和所述电容性元件之间与所述第1电感元件串联的第1开关电路；所述可变电感电路还包含串联在所述电容性负载与所述电容性元件之间的第2电感元件和第2开关电路；所述控制电路控制所述第1和第2开关的导通/阻断状态。
12.如权利要求
11所述AC型等离子显示装置，其特征在于，所述谐振驱动电路还包含串联在所述电容性负载与所述电容性元件之间的第3电感元件和第3开关电路；所述控制电路在所述回收时间中所述放电单元放电的放电回收时间里使所述第1和第2开关电路的至少一方导通，在所述回收时间中所述放电单元不放电的非放电回收时间里使所述第3开关电路导通。
13.如权利要求
11所述AC型等离子显示装置，其特征在于，所述谐振驱动电路还包含与所述第1开关电路并联的第3开关电路；所述可变电感电路还包含与所述第2开关电路并联的第4开关电路；所述控制电路控制所述第1～第4开关电路的导通/阻断状态。
14.如权利要求
10所述显示装置，其特征在于，所述控制电路控制所述第1和第2开关电路的导通/阻断状态，使所述第1开关电路导通后所述第2开关电路导通。
15.如权利要求
10所述AC型等离子显示装置，其特征在于，所述控制电路根据所述检测电路检测出的每一子场起动率控制所述第2开关电路的导通期。
16.如权利要求
10所述AC型等离子显示装置，其特征在于，所述第1和第2开关电路是串联的场效应型晶体管和二极管、串联的2个场效应型晶体管、以及绝缘栅型双极性晶体管中的任一种。
17.如权利要求
7所述AC型等离子显示装置，其特征在于，所述控制电路控制所述回收电路，使所述检测电路检测出的起动率越小所述LC谐振的谐振时间越长。
18.如权利要求
1所述AC型等离子显示装置，其特征在于，所述控制电路根据所述检测电路检测出的起动率使所述驱动脉冲的周期发生变化。
19.一种有选择地使多个放电单元放电以显示图像的AC型等离子显示装置的驱动方法，其特征在于，所述多个放电单元包含电容性负载；所述AC型等离子显示装置包含具有一端连接所述电容性负载的至少一个电感元件的电感电路；所述显示器驱动方法包含以下步骤将1场图象数据变换成各子场的图像数据，以便将1场划分成多个子场，使各子场选择的放电单元放电，进行灰度显示的步骤；对每一子场检测所述多个放电单元中同时起动的放电单元的起动率的步骤；回收所述放电单元存储的电荷，利用回收的电荷，借助于所述电容性负载与所述电感元件的LC谐振，将驱动脉冲施加给上述多个放电单元的步骤；根据所述检测到的起动率，使所述回收步骤中产生的所述驱动脉冲的回收时间和所述LC谐振的谐振时间改变的步骤。
20.一种有选择地使多个放电单元放电以显示图像的AC型等离子显示装置的驱动方法，其特征在于，所述多个放电单元包含电容性负载；所述AC型等离子显示装置包含具有一端连接所述电容性负载的至少一个电感元件的电感电路；所述显示装置的驱动方法包含以下步骤将1场图象数据变换成各子场的图像数据，以便将1场划分成多个子场，使各子场选择的放电单元放电，进行灰度显示的步骤；对每一子场检测所述多个放电单元中同时起动的放电单元的起动率的步骤；回收所述放电单元存储的电荷，利用回收的电荷，借助于所述电容性负载与所述电感元件的LC谐振，将驱动脉冲施加给上述多个放电单元的步骤；根据所述检测到的每一子场的起动率使所述LC谐振的时间改变的步骤。
专利摘要
由子场起动率检测器检测每一个子场的起动率，子场处理器控制扫描驱动器和保持(sustain)驱动器，使检测出的各子场的起动率越小，保持脉冲回收时间、LC谐振的谐振时间和保持周期越长。
文档编号G09G3/20GKCN1264129SQ01802729
公开日2006年7月12日 申请日期2001年9月7日
发明者木子茂雄, 笠原光弘, 森光广, 桥口淳平 申请人:松下电器产业株式会社导出引文BiBTeX, EndNote, RefMan