专利名称：数字显示驱动装置的制作方法
技术领域：
本发明涉及数字显示驱动装置。
习知数字电路的七段式(seven segment)液晶显示(LCD)，一般皆以一对缓冲器(data buffer)保存欲显示的数字字符(character)数据，其中第一个缓冲器的高电平输出以信号SEGn致动
图1中七段的1、2、3、8部分，第二个缓冲器的高电平输出以信号SEGn+1致动图1中七段的4、5、6、7部分。而且，时序信号com0，com1，com2，com3配合缓冲器的输出位元(依序为bit3，bit2，bit1，bit0)于不同时段启动。时序信号com0动作时，图1所示与com0连接段即被致动。时序信号com1动作时，图1所示与com1连接段即被致动。时序信号com2动作时，图1所示与com2连接段即被致动。时序信号com3动作时，图1所示与com3连接段即被致动。且当时序信号动作且该缓冲器的输出位元值为高电平，则所对应部分(segment)即点亮，使LCD显示字样。反之当时序信号动作但该缓冲器的输出位元值为低电平，或该缓冲器的输出位元值为高电平但当时序信号未动作，则所对应部分(segment)即不亮。
若要使LCD字幕中任何一个字符改变，只要将其相对应的缓冲器内容改变即可，如图2最右边的字“6”，若要将其改为“1”，可将内容(0110，0000)重写到缓冲器1EOH及1E1H中即可。此种“字符”改变，如上例将“6”改为“1”，现有技术须改变缓冲器的内容。
通常的电子产品只要提供LCD的显示，则必然有显示时间的功能，而时间显示必然有小时与分钟的分隔符号“”，而此符号“”皆以闪烁的方式显示。以现有习知的LCD显示方式，则必须定时的改变缓冲器的内容。但要改变缓冲器内容，通常都用微处理器来完成，亦即必须有某些线路处于正常运作状态。若线路处于“待机”(standby)或“静止”(sleep)状态，即无法改变缓冲器内容，而不能以闪烁的方式显示分隔符号“”。
以使用电池为电源的电子产品，省电是很重要的要求。以呼叫器(pager)为例，其使用3号(AA Type)或4号(AAA Type)电池，而两者电力都不大。要有很长的使用时间，则须想方法使线路省电。呼叫器的数字线路方面要省电，通常是使微处理器处于“待机”或甚者处于“静止”状态。微处理器处于“待机”或甚者处于“静止”状态时，若为了使分隔符号“”闪烁，则微处理器必须跳离“待机”或“静止”状态并进入运作状态，经程序读取缓冲器内容并判断后，更改缓冲器的内容，使分隔符号“”闪烁。但微处理器常处于“运作状态”则必定消耗电力，缩短电池使用时间。以分隔符号“”每半秒钟闪烁一次为例，微处理器必须每半秒钟由“待机”或“静止”状态回到运作状态。而此转换过程中，硬件线路无法立即配合，须要等待一段时间，如20毫秒，因此更加长了电源消耗时间。而此运作的结果，电源电路也加大对射频信号的干扰，因而降低射频线路的接收能力。
有鉴于此，本发明的目的是为了解决上述现有技术中的问题而提供一种数字显示驱动装置，其包含
至少一对缓冲器，每一对缓冲器供储存一组信号；多个七段式显示单元，每一个七段式显示单元包含一第一显示单元组及一第二显示单元组，因应该组信号及一时序信号，此第一显示单元组及第二显示单元组致能而显示；一区隔符号缓冲器，其具一输出值；一控制电路，其依一预定方式重置该区隔符号缓冲器；一区隔符号显示单元，其因应该输出值而间歇性地闪烁。
参考附图结合实施例，对本发明的目的、特征及优点进行详细说明，附图简要说明图1(A)揭示受SEGn及SEGn+1控制的显示段；图1(B)揭示受com0，com1，com2，com3控制的显示段；图2揭示数据缓冲器、显示段、信号SEGn、SEGn+1及信号com0，com1，com2，com3的关系；图3揭示本发明的一实施例。
本发明提供了一种LCD显示驱动方式，其中LCD对应的的缓冲器可被直接设定(set)或重设定(reset)，可直接改变缓冲器的输出值，却不须由微处理器负责更改缓冲器输出。
如图3所示，微处理器藉由信号线Dn-1、Dn、Dn+1等等，以便更改对应触发器的输出值。吾人假设以缓冲器(以触发器实施)FFn的输出Sn控制“”符号，以缓冲器FFn+1、FFn+2的输出Sn+1、Sn+2控制第三字符；以缓冲器FFn+3、FFn+4的输出Sn+3、Sn+4控制第四字符；以缓冲器FFn+5、FFn+6的输出Sn+5、Sn+6控制第五字符；以缓冲器FFn-1、FFn-2的输出Sn-1、Sn-2控制第二字符；以缓冲器FFn-3、FFn-4的输出Sn-3、Sn-4控制第一字符。当此五个字符用以显示时间时，籍缓冲器FFn+1、FFn+2的输出Sn+3、Sn+2控制第三字符使其不亮。上述FFn缓冲器输出的设定与重设定，可由微处理器内部的计时器(counter)输出或其他外部线路来完成。
若以其他外部线路来完成，可利用如图3的驱动电路将FFn缓冲器输出设定与重设定。此驱动电路包含一第一与门31、一第二与门33、一第一反相器35、一第二反相器39、一或门37。第一与门31输入一致能信号(enable)、一控制信号(control)，此控制信号可由处理器内部的计时器(counter)的输出取得。第一与门31的输出线与触发器FFn的设定端(set)连结。第二与门33输入致能信号及控制信号的反相信号。第二与门33的输出线输入至或门37，或门37的另一输入为系统重置信号(system reset)。系统重置信号经第二反相器39反相后，其输出信号为第一与门31的第三个输入信号。因此，系统重置信号动作时，纵使致能信号动作且控制信号动作，触发器FFn也不会输出逻辑一。或门37输出一重置信号(reset)至区隔符号缓冲器FFn的一重置端(reset)。当系统重置信号动作时，全部触发器输出都归零。当致能信号动作且控制信号动作时，触发器FFn输出为逻辑一，使符号“”亮；当致能信号动作且控制信号失能时，触发器FFn输出为逻辑0，使符号“”不亮。如此，并不需要使微处理器进入运作状态，符号“”便能闪烁。
由于本发明的构想及实施电路，纵使微处理器一直处于省电的“待机”或“静止”状态，符号“”可于省电的情形下闪烁不停。
权利要求
1.一种数字显示驱动装置，包括至少一对缓冲器，每一对缓冲器供储存一组信号；多个七段式显示单元，每一个七段式显示单元包含一第一显示单元组及一第二显示单元组，因应该组信号及一时序信号，此第一显示单元组及第二显示单元组致能而显示；一区隔符号缓冲器，其具一输出值；一控制电路，其依一预定方式重置该区隔符号缓冲器；一区隔符号显示单元，其因应该输出值而间歇性地闪烁。
2.如权利要求1所述的数字显示驱动装置，其中，所述控制电路包含一第一反相器，其因应一控制信号，输出一第一反相信号；一第二反相器，其因应一系统重置信号，输出一第二反相信号；一第一与门，第一与门输入一致能信号、该控制信号及该第二反相信号，第一与门的一输出线与区隔符号缓冲器的一设定端连结；一第二与门，其输入致能信号及该第一反相信号，产生一输出信号；一或门，其输入第二与门的输出信号及该系统重置信号，输出一重置信号至区隔符号缓冲器的一重置端。
全文摘要
数字显示驱动装置，包含至少一对缓冲器，每一对缓冲器供储存一组信号；多个七段式显示单元，每一个七段式显示单元包含一第一显示单元组及一第二显示单元组，因应该组信号及一时序信号，此第一显示单元组及第二显示单元组致能而显示；一区隔符号缓冲器，其具一输出值；一控制电路，其依一预定方式重置该区隔符号缓冲器；一区隔符号显示单元，其因应该输出值而间歇性地闪烁。
文档编号G09G5/12GK1162809SQ9610510
公开日1997年10月22日 申请日期1996年4月18日 优先权日1996年4月18日
发明者戴文钟 申请人:明碁电脑股份有限公司