，或压敏或热敏薄膜。麦克风46可配置为显示装置40的输 入装置。在一些实施方案中，通过麦克风46的话音命令可用于控制显示装置40的操作。
[0100] 电力供应器50可包含多种能量存储装置。举例来说，电力供应器50可为可再充 电电池，例如，镍镉电池或锂离子电池。在使用可再充电电池的实施方案中，可再充电电池 可使用来自（例如）壁式插座或光伏装置或阵列的电力来充电。或者，可再充电电池可无 线地充电。电力供应器50还可为可再生能源、电容器或太阳能电池，包含塑料太阳能电池 或太阳能电池漆。电力供应器50还可经配置以从壁式插座接收电力。
[0101] 在一些实施方案中，控制可编程性驻留于可位于电子显示系统中的若干位置中的 驱动器控制器29中。在一些其它实施方案中，控制可编程性驻留在阵列驱动器22中。上 文所描述的优化可在任何数目个硬件及/或软件组件中及各种配置中实施。
[0102] 如本文所使用，涉及条目列表中的"至少一者"的短语是指那些条目的任何组合， 包含单个成员。作为实例，"以下各者中的至少一者：a、b或c"意在涵盖：a、b、c、a-b、a_c、 b_c及a-b_c〇
[0103] 结合本文所公开的方面描述的用以实施各种说明性逻辑、逻辑块、模块及电路的 硬件及数据处理设备可通过以下各者来实施或执行：通用单芯片或多芯片处理器、数字信 号处理器（DSP)、专用集成电路（ASIC)、现场可编程门阵列（FPGA)或其它可编程逻辑装置、 离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述的功能的任何组合。 通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器还可实施 为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器 与DSP核心的联合，或任何其它此类配置。在一些实施方案中，特定过程及方法可由特定针 对给定功能的电路系统执行。
[0104] 在一或多个方面中，可以硬件、数字电子电路、计算机软件、固件（包含本说明书 中所揭示的结构及其结构等效物）或以其任何组合来实施所描述功能。本说明书中所述 的标的物的实施方案还可实施为一或多个计算机程序（即，计算机程序指令的一或多个模 块），其在计算机存储媒体上被编码以由数据处理设备执行或用以控制数据处理设备的操 作。
[0105] 所属领域的技术人员可容易地显而易见对本发明中所描述的实施方案的各种修 改，且在不脱离本发明的精神或范围的情况下，本文中所定义的一般原理可适用于其它实 施方案。因此，权力要求书并不希望限于本文中所展示的实施方案，而应符合与本发明、本 文所公开的原理及新颖特征相一致的最广泛范围。
[0106] 另外，所属领域的技术人员将易于了解，有时为了易于描述诸图而使用术语"上 部"及"下部"，且所述术语指示对应于在经适当定向的页面上的图的定向的相对位置，且可 能并不反映如所实施的任何装置的适当定向。
[0107] 在本说明书中在单独实施方案的情况下描述的某些特征还可在单个实施方案中 组合地实施。相反地，在单个实施方案的情况下描述的各种特征还可分别在多个实施方案 中实施或以任何合适的子组合来实施。此外，尽管上文可将特征描述为以某些组合起作用 且甚至一开始如此主张，但在一些情况下，可将来自所主张的组合的一或多个特征从组合 中删除，且所主张的组合可针对子组合或子组合的变化。
[0108] 类似地，虽然在图式中按特定次序描绘操作，但此不应被理解为要求按所展示的 特定次序或按顺序次序执行这些操作，或执行所有所说明的操作，以达成合乎需要的结果。 另外，图式可以流程图形式示意性地描绘一个以上实例过程。然而，可将未描绘的其它操作 并入于示意性说明的实例过程中。举例来说，可在所说明的操作中的任一者之前、之后、同 时地或之间执行一或多个额外操作。在某些情况下，多任务处理及并行处理可为有利的。此 外，上文所描述的实施方案中的各种系统组件的分开不应被理解为在所有实施方案中要求 此分开，且应理解，所描述的程序组件和系统一般可一起集成在单个软件产品中或封装到 多个软件产品中。另外，其它实施方案在所附权利要求书的范围内。在一些情况下，权利要 求书中所叙述的动作可以不同次序来执行且仍达成合乎需要的结果。
【主权项】
1. 一种全η型薄膜晶体管TFT电路，其包括： 第一反相器，其包含： 输入电压互连件； 输入TFT，其在其栅极处耦合到所述输入电压互连件且在其源极处耦合到第一低电压 源； 下拉TFT，其在其栅极处耦合到所述输入电压互连件且在其源极处耦合到第二低电压 源； 放电TFT，其在其栅极处耦合到所述输入电压互连件且在其源极处耦合到第三低电压 源； 第一上拉TFT，其从其源极耦合到所述下拉TFT的汲极和电容器的第一端子，从其栅极 耦合到所述输入TFT的汲极和所述电容器的第二端子，且从其汲极耦合到第一高电压源； 第二上拉TFT，其从其源极耦合到所述放电TFT的汲极，从其栅极耦合到所述第一上拉 晶体管的所述源极且耦合到第一电容器的第一端子和所述下拉TFT的所述汲极，且从其汲 极耦合到第二高电压源；及 输出电压互连件，其耦合到所述第二上拉TFT与所述放电TFT之间的节点。2. 根据权利要求1所述的电路，其中所述第二低电压源输出比由第一低电压源输出的 电压更负的电压。3. 根据权利要求1所述的电路，其中所述第一低电压源为接地装置。4. 根据权利要求1所述的电路，其中所述第一高电压源输出比由所述第二高电压源输 出的电压更正的电压。5. 根据权利要求1所述的电路，其中所述第一、第二和第三低电压源及所述第一和第 二高压区源为DC电压源。6. 根据权利要求1所述的电路，其中所述输入TFT、所述下拉TFT、所述放电TFT及所述 第一和第二上拉TFT经配置，使得所述输出电压互连件上的电压与所述输入电压互连件上 的电压逻辑相反。7. 根据权利要求1所述的电路，其中所述电容器为浮动电容器。8. 根据权利要求1所述的电路，其中逻辑低输入电压与由所述第二低电压源输出的所 述电压之间的差的绝对值小于所述第一上拉TFT的阈值电压。9. 根据权利要求8所述的电路，其中所述逻辑低输入电压约等于由所述第一低电压源 输出的所述电压且所述高输入电压等于由所述第二高电压源输出的所述电压。10. 根据权利要求1所述的电路，其中所述输入TFT、所述下拉TFT、所述放电TFT、所述 第一上拉TFT及所述第二上拉TFT中的至少一者包含由导电氧化物形成的通道。11. 根据权利要求1所述的电路，其中由所述第一低电压源输出的所述电压约等于由 所述第三低电压源输出的电压。12. 根据权利要求1所述的电路，其进一步包括第二反相器，其中所述第一反相器的所 述输出电压互连件电耦合到所述第二反相器的输入电压互连件，使得所述第一和第二反相 器一起作为缓冲器而操作。13. 根据权利要求1所述的电路，其进一步包括： 第六TFT，其在其栅极处耦合到触发信号，在其汲极处耦合到数据输入互连件，且在其 源极处耦合到所述第一反相器的所述输入电压互连件； 第二反相器，其在其输入电压互连件处耦合到所述第一反相器的所述输出电压互连 件，且在其输出电压互连件处耦合到所述第一反相器的所述输入电压互连件； 第七晶体管，其在其栅极处耦合到反相触发信号且在其汲极处耦合到所述第一反相器 电路的所述输出电压互连件； 第三反相器，其在其输入电压互连件处耦合到所述第七晶体管的源极和第四反相器的 输出电压互连件，且在其输出电压互连件处耦合到所述第四反相器的输入电压互连件，其 中所述第一反相器、所述第二反相器、所述第三反相器、所述第四反相器、所述第六晶体管 及所述第七晶体管形成D触发器。14. 根据权利要求1所述的电路，其进一步包括： 显示器； 处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；及 存储器装置，其经配置以与所述处理器通信。15. 根据权利要求14所述的电路，其进一步包括： 驱动器电路，其经配置以将至少一个信号发送到所述显示器；及 控制器，其经配置以将所述图像数据的至少一部分发送到所述驱动器电路。16. 根据权利要求14所述的电路，其进一步包括： 图像源模块，其经配置以将所述图像数据发送到所述处理器，其中所述图像源模块包 括接收器、收发器及发射器中的至少一者；及 输入装置，其经配置以接收输入数据且将所述输入数据传达到所述处理器。17. -种用于控制电子显示器的设备，其包括： 多个D触发器，每一D触发器串联耦合到相应缓冲器电路以形成多个行驱动器，其中所 述多个D触发器和所述相应缓冲器电路由全η型薄膜晶体管TFT形成； 触发信号互连件，其并联耦合到所述D触发器中的每一者以用于发射触发信号，其中 每一D触发器的输出进一步耦合到后续D触发器的输入，且到对应于所述电子显示器的第 一行的所述行驱动器的输入耦合到独立控制输入，使得响应于在所述独立控制输入处施加 的逻辑高电压而在所述触发信号的连续循环期间循序启用所述缓冲器电路的输出；及 控制矩阵，其包含多个扫描线互连件，每一扫描线互连件耦合到相应缓冲器电路和实 质上布置成行的多个显示元件。18. 根据权利要求17所述的设备，其进一步包括： 衬底，其中形成所述D触发器的TFT、所述缓冲器电路及所述控制矩阵在所述衬底上制 作。19. 根据权利要求17所述的设备，其进一步包括： 控制器，其用于输出所述独立控制输入，其中所述独立控制输入起始显示器寻址过程。20. 根据权利要求19所述的设备，其进一步包括： 数据驱动器，其用于将数据电压循序输出到由对应扫描线互连件启用的成行显示元 件，其中所述控制器输出信号以使所述数据驱动器与所述缓冲器电路的所述输出同步。
【专利摘要】本发明提供用于全n型晶体管反相器电路的系统、方法和设备。电路可包含输入薄膜晶体管TFT、下拉TFT、放电TFT、第一上拉TFT、第二上拉TFT及浮动电容器。所述电路还可包含第一和第二低电压电压源及第一和第二高电压电压源。所述TFT、所述电容器及所述电压源可耦合使得所述电路的输出与所述电路的输入逻辑相反。在一些实施方案中，所述电路可展现处于两个逻辑状态的零DC电流且可输出实质上等于由所述第一低电压电压源和所述第二高电压电压源输出的电压的电压。在一些实施方案中，所述电路可用于构建用于有源矩阵电子显示器的D触发器、缓冲器及控制器。
【IPC分类】G09G3/34, H03K19/0944, G11C19/28, H03K19/00
【公开号】CN105378822
【申请号】CN201480038317
【发明人】I·帕帕斯
【申请人】皮克斯特隆尼斯有限公司
【公开日】2016年3月2日
【申请日】2014年6月20日
【公告号】US9214475, US20150015556, WO2015006031A1